公开(公告)号：KR1019950004249B1

公开(公告)日：1995-04-27

申请号：KR1019910025585

申请日：1991-12-31

Applicant: 한국전자통신연구원

Inventor： 이규호 ,  최장식 ,  이훈복 ,  박치항

IPC: G06F15/16

Abstract: The method provides an external storage access method for the computer network so that the host computer is connected with several mode computers through VME bus and each node computer has stand alone environment. The method comprises; the first step of transfering control on the VMEIF after inputting the address data length and starting address to VMEIF latch; the second step of requesting VME bus employment to VME arbiter; the third step of transfering the control to the node computer.

Abstract translation: 该方法为计算机网络提供外部存储访问方法，使主机通过VME总线连接多台计算机，每台节点计算机具有独立的环境。 该方法包括： 在将地址数据长度和起始地址输入到VMEIF锁存器之后，在VMEIF上传输控制的第一步; 向VME仲裁人请求VME巴士工作的第二步; 将控制权转移到节点计算机的第三步。

公开(公告)号：KR1019930014573A

公开(公告)日：1993-07-23

申请号：KR1019910024777

申请日：1991-12-28

Applicant: 한국전자통신연구원

Inventor： 최장식 ,  김기현 ,  이훈복 ,  박치항

IPC: G11C7/00

Abstract: 본 발명은 병렬처리시스템을 위한 노드메모리 시스템에 관한 것으로서, 종래의 병렬처리시스템을 구성하는 하나의 노드 구조를 대략 살펴보면, 일반 산술계산과 제어를 위한 범용 프로세서와, 특정 응용처리를 위한 예를 들면, 이미지 처리(image processing), 그래픽스(graphics), 신호처리(signal processing)을 위한 전용 프로세서들로 구분하는 노드 프로세서, 그리고 프로세서가 처리하는 데이타를 저장하기 위한 노드메모리와, 이웃 노드들과의 커뮤니케이션(communication)을 위한 컨트롤러를 가지고 있다.
이때, 노드 메모리는 버스를 통해 노드내의 프로세서들과 인접한 이웃 노드들에 의해 액서스된다.
본 발명은 병렬처리시스템을 프로세서, 메모리, 컨트롤러등을 포함하는 노드들의 집합으로 구성하므로써 하나의 프로세스를 여러개의 프로세스로 분할하여 실행하므로 전체적인 시스템의 성능을 향상시킬 수 있도록 병렬처리 시스템을 위한 노드메모리 시스템을 제공하는 것이다.

公开(公告)号：KR1019930014113A

公开(公告)日：1993-07-22

申请号：KR1019910025585

申请日：1991-12-31

Applicant: 한국전자통신연구원

Inventor： 이규호 ,  최장식 ,  이훈복 ,  박치항

IPC: G06F15/16

Abstract: 본 발명은 VME 시스템을 호스트 컴퓨터로 하는 동일성의 병렬처리 컴퓨터중 이필성의 멀티프로세서 시스템으로 된 하나의 노드컴퓨터에서 호스트컴퓨터와의 통신채널과 호스트 컴퓨터가 제공하는 외부 스트리지를 액세스하는 채널을 동시에 제공할수 있는 버스트모드(burstmode)전송방식을 기본으로하는 병렬처리 시스템에서의 외부스트리지 액세스 방법에 관한 것이다.
종래의 호스트 컴퓨터를 기반으로 하는 병렬처리 컴퓨터는 사용자인 인터페이스와 외부스트리지 및 시스템 컨트롤 환경을 호스트컴퓨터의 환경을 이용하며, 병렬로 처리하여야 할 부분적인 태스크를 받아 고속으로 처리한다음 그 결과를 다시 호스트 컴퓨터에게로 넘겨주는 방식을 사용하고 있다.
이 경우 백엔드(backend) 프로세서로 사용되는 병렬처리 시스템은 호스트컴퓨터로 부터 태스크를 로딩(loading) 받아야 하며, 계산된 결과를 다시 호스트컴퓨터로 넘겨주어야 한다.
또한 주어진 태스크의 실행중에 필요에 따라 외부 스토리지를 직접 액세스 할 수 있어야 한다.
본 발명이 적용된 컴퓨터는 동일한 모양을 갖는 여러 노드 컴퓨터를 호스트 컴퓨터가 제공하는 VME 버스에 연결시켜 병렬 처리 환경을 제공함과 동시에 노드 컴퓨터간의 통신 네트워크를 분리 구성하고 또한 각 노드컴퓨터는 독립된 프로세싱 환경을 갖기 위하여 독립적으로 외부 스트리지를 액세스할 수 있도록 하기 위한 것이다.

公开(公告)号：KR100335374B1

公开(公告)日：2002-05-06

申请号：KR1019990061897

申请日：1999-12-24

Applicant: 한국전자통신연구원

Inventor： 최장식 ,  민병기 ,  이경헌

IPC: G06F3/00

Abstract: 1. 청구범위에기재된발명이속한기술분야본 발명은멀티미디어카드(MMC)에기반한비디오코덱제어장치에관한것임. 2. 발명이해결하려고하는기술적과제본 발명은, 현재가장소형의카드인멀티미디어카드(MMC : MultiMediaCard) 형태의인터페이스를제공하는단말기가늘고있는시점에서이 인터페이스를채택하면서동시에비디오코덱기능을지원하기위한비디오코덱제어장치를제공하고자함. 3. 발명의해결방법의요지본 발명은, 멀티미디어카드(MMC) 기반의비디오코덱제어장치에있어서, 외부의멀티미디어카드(MMC) 호스트와 MMC 관련명령및 그처리결과를상호간에교환하기위한인터페이스드라이빙수단; MMC 카드의상태및 제어신호를저장하고있는저장수단; 상기 MMC 카드의상태및 제어신호를바탕으로, 상기인터페이스드라이빙수단으로부터전달된상기 MMC 호스트가제공하는 MMC 관련명령을인식하여비디오코덱제어신호를발생하고, 비디오코덱처리결과를상기인터페이스드라이빙수단으로전달하는멀티미디어인터페이싱수단; 상기비디오코덱제어신호에따라, 비디오신호를코덱(압축/복원)하는비디오신호처리수단; 및상기비디오코덱제어신호를상기비디오신호처리수단으로전달하고, 상기비디오신호처리수단에서의상기비디오코덱처리결과를저장해두었다가순차적으로상기멀티미디어인터페이싱수단으로전달하는비디오신호인터페이싱수단을포함하되, 상기멀티미디어인터페이싱수단은, 상기호스트가제공하는각종커맨드및 그결과를상기인터페이스드라이빙수단과주고받기위한커맨드응답수단; 상기커맨드에대한유효성여부를체크하기위한유효성체크수단; 상기커맨드에대한작업을수행하기위한멀티미디어카드제어수단; 및상기멀티미디어카드제어수단의제어를받으며상기비디오신호처리수단에서처리된각종데이터를상기비디오신호인터페이싱수단으로부터전달받기위한데이터전달수단을포함함. 4. 발명의중요한용도본 발명은멀티미디어카드(MMC) 등에이용됨.

公开(公告)号：KR1019990051709A

公开(公告)日：1999-07-05

申请号：KR1019970071077

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 최장식 ,  민병기 ,  천대녕

IPC: H04N9/79

Abstract: H.263 표준은 영상회의 및 저 전송율을 위한 비디오 압축 표준이다. H.263의 표준 처리 화면 포맷은 5개로 화면의 픽셀과 라인 정보에 따라 Sub-QCIF, QCIF, CIF, 4CIF, 16CIF를 지원한다.
본 발명은 H.263 표준에서 처리하는 각 해상도를 지원하기 위해 CCIR601, CCIR656의 NTSC 영상 포맷을 해석하고, 원래의 입력 이미지에 대해 필터 연산을 수행시켜 화질을 보존하면서 CIF/QCIF/Sub-QCIF의 축소된 화면을 생성하며, 생성한 값의 외부 프레임 메모리로의 입출력을 제어하는 직접 메모리 엑세스(DMA) 제어기를 포함하는 엔티에스씨(NTSC) 영상 비디오의 해상도 변환 시스템에 관한 것이다.
또한, 필터는 입력 픽셀의 각 위치에 해당하는 필터 계수를 곱해서 그 합을 구한 후 필터 계수의 합으로 제산한다. 이 필터는 해상도 변환 후에 생기는 화질 저하를 최소로 하기 위한 것으로 구현시 많은 하드웨어를 필요로 한다. 그러나, 본 발명은 적은 하드웨어를 사용한 필터를 구현하고자 한다.

公开(公告)号：KR100204571B1

公开(公告)日：1999-06-15

申请号：KR1019960065730

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 천대녕 ,  김상범 ,  최장식 ,  김기현 ,  민병기

IPC: G06F9/34

Abstract: 본 발명은 비디오 코덱 내부 모듈에서 발생되는 이벤트를 제어하기 위한 파이퍼라인 형식의 마이크로 제어기와 그 동작에 관한 것으로, 특히 동시 다발적으로 발생되는 이벤트들을 인스트럭션 수준에서 실시간 처리하기 위한 마이크로 제어기에 의한 이벤트 신호 제어 회로에 관한 것이다.
이러한 이벤트 제어 기능을 별도의 인스트럭션으로 정의하여 프로그램 수준에서 모든 이벤트를 마이크로 제어기를 통해 제어 함으로서, 이벤트 처리 순서, 이벤트 별 응답 신호 조정 및 이벤트 처리 프로그램을 단순화 시키는 장점을 갖는다.

公开(公告)号：KR100174873B1

公开(公告)日：1999-04-01

申请号：KR1019950047860

申请日：1995-12-08

Applicant: 한국전자통신연구원

Inventor： 최장식 ,  김기현 ,  송경준

IPC: G06F17/14

Abstract: 본 발명은 4×8블럭과 2개의 4×8블록을 처리하는 이산 여현 변환기(Discrete Cosine Transformer, 이하 DCT라고 약칭함) 및 그 방법에 관한 것으로서, 그 특징은 4×8블록과 2개의 4×8블록을 처리하는 이산 여현 변환기에 있어서, 블록의 움직임 정보에 따라 DCT 블록의 크기를 달리하는 디지털 비디오 카세트 레코더로부터 영상 데이터를 입력받는 입력수단과, 상기 입력수단을 통해 입력받은 영상 데이터를 분석하여 움직임이 있는지 없는지를 판단하는 판단수단과, 상기 판단수단에 의해 움직임이 없다고 판단된 경우에 8×8 DCT을 수행하는 8×8 DCT 수단 및 상기 판단수단에 의해 움직임이 크다고 판단된 경우에 블록 내 수직방향의 이웃하는 두 화소끼리 합과 차를 계산하여 2개의 4×8 DCT을 수행하는 4×8 DCT 수단을 포함하는 데에 있으므로, 본 발명은 서로 다른 블럭 크� �를 처리하도록 하여 코딩 효율과 화질을 향상시킬 수 있다는 데에 그 효과가 있다.

公开(公告)号：KR1019980044992A

公开(公告)日：1998-09-15

申请号：KR1019960063149

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 최장식 ,  김상범 ,  민병기 ,  황승구

IPC: H03M7/30

Abstract: 영상 코덱 표준(JPEG, H.261, H.263, MPEG-1, MPEG-2)은 영상 압축 및 복원을 위해 여러 다양한 기능들을 포함하고 있다. 그 기능들로는 이산 여현 변환(DCT), 양자화(Quantization), RLCD, VLCD, ME등이 표준에 따라 채택되고 있다.
종래의 양자화/역양자화 회로는 원하는 한 표준에만 맞게끔 설계되어 있어, 한 표준에 사용된 양자화/역양자화 회로는 다른 표준에서 곧바로 사용할 수 없는 문제를 가지고 있었다.
따라서, 본 발명에서는 앞서 언급한 모든 영상 코덱 표준에 모두 사용할 수 있도록 표준 간의 차이 및 요구되어지는 기능들에 관련하여, 모든 영상 코덱 표준에서 사용 가능한 양자화/역양자화 회로로서 하나의 양자화 회로를 사용, 부호화시 양자화, 복화하시 역양자화, 그리고 복구(RECONSTRUCTION) 모드를 모두 지원할 수 있는 양자화/역양자화 회로에 관해 개시 된다.

公开(公告)号：KR100148033B1

公开(公告)日：1998-09-15

申请号：KR1019940033480

申请日：1994-12-09

Applicant: 한국전자통신연구원

Inventor： 김상범 ,  최장식 ,  김기현 ,  민병기 ,  천대녕

IPC: H04N19/423

Abstract: 본 발명은 동영상을 실시간 압축 또는 복원하는 영상 처리 시스템에서 동여상의입력과 출력을 수행하는 비디오 오버레이 회로와 영상 압축/복원기 사이의 데이터 변환 및 인터페이스 회로에 관한 것으로 일반적인 비디오 오버레이 회로의 프레임 메모리 구조를 개선하여 프레임 메모리를 핑퐁 방식으로 구성하여 영상 압축/복원기와의 인터페이스를 제공하는 방법과 동 방법을 사용한 프레임 메모리와 영상 압축/복원기 사이의 블럭 변환기 구조에 관한 것이다.
특징적인 구성으로는 동영상의 실시간 압축 또는 복원을 위한 영상 처리 시스템에서 동영상의 입력과 출력을 수행하는 비디오 오버레이 회로에 있어서, 핑퐁 방식으로 구성한 두개의 프레임 메모리 뱅크와, 상기 비디오 오버레이 회로의 NTSC디코더부로부터 한 영상 프레임의 끝을 알리는 블랭크 신호가 검출되면 뱅크 선택 신호를 반전시켜서 비디오 오버레이 회로와 픽셀 블럭 변환부로 연결되는 프레임 메모리 뱅크를 바꾸어 주도록 하는 프레임 메모리 뱅크 제어부와, 상기 프레임 메모리 뱅크 제어부의 뱅크 선택 신호에 의해 두개의 프레임 메모리 뱅크 중 한 프레임 메모리 뱅크가 비디오 오버레이 회로로 연결되면 다른 프레임 메모리 뱅크는 픽셀 블럭 변환부를 거쳐서 영상 압축/복원부에 연결되도록 두개의 프레임 메모리 뱅크를 제어하는 프레 임 메모리 선택부 및 픽셀 블록 변화 선택부와, 상기 두개의 프레임 메모리 뱅크에 저장되는 데이터와 영상 압축/복원부에서 사용되는 데이터의 형식을 변환시키고 전송 동기를 맞추어 주는 픽셀 블록 변환부로 구성함에 있으며 이것은 기존의 오버레이 회로의 동작에 영향을 주지 않고 영상 데이터를 얻거나 디스플레이 할 수 있으며 칼라 변환등의 영상 압축/복원의 전 처리 과정을 기존의 오버레이 회로를 이용할 수 있다는 장점이 있다.

公开(公告)号：KR100138861B1

公开(公告)日：1998-06-15

申请号：KR1019940034152

申请日：1994-12-14

Applicant: 한국전자통신연구원

Inventor： 김기현 ,  민병기 ,  김상범 ,  최장식 ,  천대녕

IPC: G06F7/38

Abstract: 본 발명은 양자화값의 역수를 미리 계산하여 별도의 롬에 저장하여 제산 동작을 승산동작으로 변환사용하므로서 별도의 제산기없이 승산회로 하나만으로 양자화 및 역 양자화가 가능하도록 즉,
F
Q (u,v) = 정수라운드[F(u,v) ×
1 /
q(u,v) ]… … (식 3)
과 같이 표현되는 영상 압축/복원용 양자화기의 양자화/역양자화 회로를 제공함에 있다.
특징적인 구성으로는 영상 데이터와 함께 입력되는 블럭 데이터의 시작 신호에 의해서 래스터(RASTER) 주사순의 램 엑세스(기록/판독) 제어를 위한 주소를 발생하는 주소 생성기와 상기 주소 생성기의 6비트 출력에 양자화 메모리뱅크의 선택을 위한 선택신호가 상위 비트로 가산되어 만들어진 64×8 비트의 양자화 데이블 4개를 포함하는 양자화 테이블 램과 상기 양자화 테이블 램의 양자화 계수에 대한 역수값(1~1/225)을 저장하는 롬으로 된 메모리 회로부와, 비트열 형태로 입력되는 피승수와 승수를 이용하여 부스 부호화계수를 출력하는 부스 부호화수단과 상기 부스부호화 계수에 대한 올림수를 저장하기 위한 올림수 저장용 가산수단과 양자화기의 모드가 양자화 일 경우 양자화값의 역수에 곱해진 기준화계수를 다시 나누어 결과를 출력해 주는 병렬 덧셈기/배럴 쉬프터수단으로 된 승산기 회로부로 구성함에 있다