-
公开(公告)号：KR1019950029961A
公开(公告)日：1995-11-24
申请号：KR1019940007773
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: 본 발명은 버스 정보처리기의 기능제어 장치에 관한 것으로, 레지스터 선택신호 경로 제어 정합부(7)와, 데이타 경로 제어 정합부(8)와, 상기 정합부(7, 8)와 프로세서부(2) 및 응답기부(3)에서 구동되는 제어요청신호를 받아 중재를 수행하고, 버스정합부(4)에서 제공되는 버스데이타와 레지스터에 저장된 데이타를 비교검색하여 정보저장부(5)에 필요한 어드레스 신호 및 시간정보신호를 출력하는 기능제어핵심부(6)를 제공하므로써 버스정보처리기내의 각 모듈간의 기능이나 데이타 흐름이 서로 동기화되어 원활히 동작할 수 있고, 한 버스 클럭내에 트리거 조건 비교검색과 검색결과로 상태 제어 및 어드레스 제어를 수행하여 정확한 저장 시점과 각 모듈의 동기화시점을 제공할 수 있다.
-
12.发明公开버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit) 失效总线信息处理器的信息存储装置（总线信息处理单元中的跟踪存储器模块）
公开(公告)号：KR1019950029959A
公开(公告)日：1995-11-24
申请号：KR1019940007771
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: 본 발명은 버스정보처리기의 정보저장 장치에 관한 것으로서, 어드레스 경로를 위해 기능제어부(5) 및 프로세서부(6)와 응답기부(7)에서 제공되는 어드레스 신호를 입력으로 받아 제어상태 신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력하는 어드레스 경로 정합부(3)와, 검색 메모리 선택 제어경로를 위해 프로세서부(6)와 응답기부(7)로 부터 선택제어신호를 입력으로 받아 제어상태 신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력하는 선택제어경로 정합부(4)와, 상기 정합부(3, 4)에서 출력되는 어드레스 신호와 선택제어신호, 버스정합부(8)에서 제공되는 시스템 버스 데이타 신호 및 외부 데이타신호, 기능제어부(5)에서 제공되는 시간정보 그리고 제어상태 신호를 입력으로 받아 검색 메모리블록(9a, …, 9n)의 데이타 및 검색 메모리(9a, …, 9n)의 제 신호를 구동하는 저장핵심부(2)를 제공함으로써 효과적인 검색 방법과 가변 블록 저장 방법을 지원하고 검색 메모리의 효율적 이용을 지원하는 효과가 있다.
-
公开(公告)号：KR1019950005795B1
公开(公告)日：1995-05-31
申请号：KR1019920025008
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: The method executes directly data transfer among processor boards and improves processing speed of system. It comprises : (i) a step for a first processor board(1) to drive a reading address; (ii) a step that a second processor board(1a) supplies a response signal to the first processor board and stops a bus operation of a first memory board(2m); (iii) a step for the second processor board to drive a writing address; (vi) a step for directly transfering data from the first processor board to the second processor board; and (v) a step that the first processor board drives a data response signal and finishes a data transfer operation.
Abstract translation: 该方法直接在处理器板之间执行数据传输，提高系统处理速度。 它包括：（i）第一处理器板（1）驱动读取地址的步骤; （ii）第二处理器板（1a）向第一处理器板提供响应信号并停止第一存储器板（2m）的总线操作的步骤; （iii）第二处理器板驱动写入地址的步骤; （vi）用于将数据从第一处理器板直接传送到第二处理器板的步骤; 以及（v）第一处理器板驱动数据响应信号并完成数据传送操作的步骤。
-
公开(公告)号：KR100349671B1
公开(公告)日：2002-08-22
申请号：KR1019990057298
申请日：1999-12-13
Applicant: 한국전자통신연구원
IPC: H04L12/00
CPC classification number: G06F15/17337
Abstract: 본발명은노드연결장치에관한것으로, 고정된 3개의연결링크를가지고도자유로운노드의확장을보장하고 2(n > 1)개의노드로분할이용이하여일반패키지방법에적합한개선된연결장치인, 3-링크노드상호연결장치및 그방법과그를이용한병렬처리시스템을제공하기위하여, 세개의링크를가지며상기세 개의링크가각각다른노드와연결되어있는제 1 노드; 세개의링크를가지며그 중한 개의링크가상기제 1 노드와연결되어있고, 나머지두 개의링크가 X+ 방향및 X- 방향의연결을담당하는제 2 노드; 세개의링크를가지며그 중한 개의링크가상기제 1 노드와연결되어있고, 나머지두 개의링크가 Y+ 방향및 Y- 방향의연결을담당하는제 3 노드; 및세 개의링크를가지며그 중한 개의링크가상기제 1 노드와연결되어있고, 나머지두 개의링크가 Z+ 방향및 Z- 방향의연결을담당하는제 4 노드를포함하며, 병렬처리시스템등에이용됨.
-
公开(公告)号：KR1020000032983A
公开(公告)日：2000-06-15
申请号：KR1019980049623
申请日：1998-11-18
Applicant: 한국전자통신연구원
IPC: H04L12/58
Abstract: PURPOSE: The structure of a packet for multi cast transmission in layer crossbar interconnection network and the method thereof are provided to reduce whole transmission delay time by proceeding the transaction by one multi cast transmission and to improve the system performance by efficiently using the interconnection network. CONSTITUTION: A packet(201) consists of a head part(202) and a data part(203). The head part (202) is divided into tags(204a-204d), multi cast support flits(205a-205d) and a control information flit(206). The data part(203) is composed of a plurality of data flits(207a-207p) by the unit of a flit having a magnitude of n byte. The packet(201) is generated in a transmitting node inside of a cluster and transmitted to a receiving node via a layer crossbar interconnection network. The transmitting node appoints a packet class field PC(208), a multi cast information field MC(209), an emergency transmission field E(210), a broadcast information field B(211), and an address field Dtag(212), and transmits them to the layer crossbar interconnection network.
Abstract translation: 目的：提供层交叉网络中的多播传输分组的结构及其方法，通过一个多播传输进行事务来减少整个传输延迟时间，并通过有效利用互连网络提高系统性能。 构成：分组（201）由头部（202）和数据部分（203）组成。 头部（202）被分成标签（204a-204d），多播支持模式（205a-205d）和控制信息窗口（206）。 数据部分（203）由具有大小为n字节的飞行单元的多个数据流（207a-207p）组成。 在群集内的发送节点中生成分组（201），经由层交叉网络将其发送到接收节点。 发送节点指定分组类别字段PC（208），多播信息字段MC（209），紧急发送字段E（210），广播信息字段B（211）和地址字段Dtag（212） 并将它们发送到层交叉网络互连网络。
-
Patent Agency Ranking
公开(公告)号：KR100205062B1
公开(公告)日：1999-06-15
申请号：KR1019960043443
申请日：1996-10-01
Applicant: 한국전자통신연구원
IPC: G06F15/16
CPC classification number: H04L49/1576 , H04L45/00 , H04L45/583 , H04L49/101 , H04L49/256 , H04L49/30 , H04L49/45
Abstract: 본 발명은 병렬처리 컴퓨터의 상호연결망을 구성하는 라우팅 스위치에 관련된 것으로서, 그 목적은 계층구조의 뛰어난 확장성과 바이트 슬라이스 개념을 통해 데이터 폭에 대한 뛰어난 확정성을 제공하는 데에 있다. 그 특징은 소정개수의 입력제어수단에서는 각각 하나씩의 입력포트들과 각 입력 데이터에 대한 조작들을 제어하고, 경로제어수단에서는 데이터 전송요구에 따른 해당 데이터를 해당 출력제어수단에 출력하고, 소정개수의 출력제어수단예서는 각각 하나씩의 출력포트들을 제어하여 출력 데이터를 출력 포트로 출력한다. 본 발명은 라우팅 스위치의 재설계나 재제작의 필요없이 라우팅 스위치의 단순한 추가로 뛰어난 데이터 확장성을 제공할 수 있다는 데에 그 효과가 있다.
-
公开(公告)号：KR100152397B1
公开(公告)日：1998-11-02
申请号：KR1019950024219
申请日：1995-08-05
Applicant: 한국전자통신연구원
IPC: H04L7/00
Abstract: 본 발명은 독립 동기 방식에 의해서 동기되는 시스템에서 수신되는 데이타를 수신단의 지역 클록으로 파이프라인 처리가 이루어질 수 있도록 한 근원지 동기 전송 방식 데이타 수신 장치에 관한 것이다.
이러한 본 발명은 송신단에서 출력되는 데이타와 패킷 동기 신호를 수신되는 플릿 동기 신호에 래치시키는 래치부와, 래치부에서 출력되는 패킷 동기 신호와 수신되는 플릿 동기 신호에 따라 쓰기 제어 신호를 발생하는 쓰기 제어기와, 래치부에서 출력되는 패킷 동기 신호와 수신단 클록을 동기화시키는 동기화기와, 동기화기에서 출력되는 신호와 듀얼 포트 기억 소자의 상태 신호에 따라 수신단의 동작 클록을 기준으로 하는 읽기 시작점 선택 신호를 출력하여 파이프라인 처리가 가능토록 하는 읽기 시점 선택부와, 읽기 시점 선택부에서 출력되는 신호에 따라 읽기 제어 신호를 발생하는 읽기 제어기와, 쓰기 제어기의 출력 신호에 의해 상기 래치부에서 출력되는 데이타를 기록하고 읽기 제어기에서 출력되는 신호에 의해 기록된 데이타를 판독하� � 출력하는 듀얼 포트 기억 소자로 이루어진다.-
18.发明授权
公开(公告)号：KR1019960015592B1
公开(公告)日：1996-11-18
申请号：KR1019940007774
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: a bus matching module(6) for transmitting data driven in a system bus(2); a function controller module(4) for controlling each module; a trace memory module(5) for storing the time sequence information; and a responder module(1) for performing the functions of : storing data transmitted from a requester(3) in a mask register, a data register and a command register of the function controller module, and indicating the trigger scanning command to the function controller module; transmitting the state register of the function controller module to the bus matching module; and transmitting the data stored in the trace memory module(5) to the bus matching module(6).
Abstract translation: 用于发送在系统总线（2）中驱动的数据的总线匹配模块（6）; 功能控制器模块（4），用于控制每个模块; 跟踪存储器模块（5），用于存储时间序列信息; 以及响应器模块（1），用于执行以下功能：将从请求者（3）发送的数据存储在功能控制器模块的屏蔽寄存器，数据寄存器和命令寄存器中，并且向功能控制器指示触发扫描命令 模块; 将功能控制器模块的状态寄存器发送到总线匹配模块; 以及将存储在所述跟踪存储器模块（5）中的数据发送到所述总线匹配模块（6）。
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.02 seconds)
