公开(公告)号：WO2016150934A1

公开(公告)日：2016-09-29

申请号：PCT/EP2016/056204

申请日：2016-03-22

Applicant: 3D PLUS

Inventor： VAL, Christian

IPC: H01L23/367 ,  H01L23/433 ,  H01L25/065

CPC classification number: H01L23/367 ,  H01L23/13 ,  H01L23/4334 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/45144 ,  H01L2224/4824 ,  H01L2224/85205 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/00

Abstract: Dispositif (30, 50) de puce électronique (31, 51, 72) à résistance thermique améliorée, comprenant au moins un plot de connexion électrique (32, 54, 73) avec une liaison d'interconnexion électrique (33, 55, 74), au moins un plot thermique (34, 61, 76) disposé sur une face de la puce, au moins un élément d'échange thermique (36, 59, 70), et au moins une liaison thermique (35, 57, 75) entre le plot thermique (34, 61, 76) et l'élément d'échange thermique (36, 59, 70).

Abstract translation: 具有改善的热阻的电子芯片（31,51,72）装置（30,50）包括：具有电互连连接件（33,55,74）的至少一个电连接垫（32,54,73）; 放置在所述芯片的一侧上的至少一个热垫（34,61,76）; 至少一个传热元件（36,59,70）; 和在热垫（34,61,76）和传热元件（36,59,70）之间的至少一个热连接件（35,57,75）。

公开(公告)号：WO2010142804A1

公开(公告)日：2010-12-16

申请号：PCT/EP2010/058277

申请日：2010-06-14

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L23/31 ,  H01L23/538 ,  H01L21/56

CPC classification number: H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/24137 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/00

Abstract: L'invention concerne un procédé de fabrication d'une plaque reconstituée (100) qui comporte des puces (1) présentant des plots de connexion (10), ce procédé comprenant les étapes suivantes de : - fabrication d'une première plaque de puces (1). Il comprend en outre les étapes suivantes : - réalisation sur cette plaque d'un empilement d'au moins une couche de redistribution des plots (10) des puces sur des pistes conductrices (12) destinées à l'interconnexion des puces, cet empilement étant désigné couche RDL principale (14), - découpe de cette plaque pour obtenir des puces (1) individuelles munies chacune de leur couche RDL (14), - report des puces individuelles avec leur couche RDL (14) sur un support suffisamment rigide (20) pour rester plan lors des étapes suivantes, et muni d'une couche de colle (21), avec la couche RDL (14) sur la couche de colle (21), - dépôt d'une résine (30) pour encapsuler les puces (1), - polymérisation de la résine, - retrait du support rigide (20), - dépôt d'une seule couche de redistribution dite mini RDL (24) pour relier les pistes conductrices de la couche RDL (14) principale jusqu'à des contacts d'interconnexion, à travers des ouvertures (22) pratiquées dans la couche de colle (21), la plaque comportant la résine polymérisée, les puces avec leur couche de RDL, et la Mini RDL étant la plaque reconstituée (100).

Abstract translation: 本发明涉及一种用于制造重构晶片（100）的方法，该方法包括具有接合焊盘（10）的芯片（1），所述方法包括制造第一芯片晶片（1）的以下步骤。 该方法还包括以下步骤：在所述晶片上产生至少一层的堆叠，用于将芯片的焊盘（10）重新分配在用于互连芯片的导电轨道（12）上，所述堆叠被称为主RDL层 （14）; 切割所述晶片以获得每个具有其自己的RDL层（14）的单个芯片（1）; 将具有RDL层（14）的单个芯片添加到刚性足以在随后的步骤期间保持平坦的基底（20），并且设置有粘合剂层（21），RDL层（14）在粘合剂层 21）; 沉积树脂（30）以封装芯片（1）; 聚合树脂; 去除刚性基板（20）; 沉积称为微型RDL（24）的单个再分布层，以将主RDL层（14）的导电轨道与互连触点，通过在粘合剂层（21）中形成的开口（22）连接，晶片包括聚合的 树脂，具有RDL层的芯片和形成复原晶片（100）的小型RDL。

公开(公告)号：WO2008095811A1

公开(公告)日：2008-08-14

申请号：PCT/EP2008/050970

申请日：2008-01-28

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L21/60 ,  H01L23/48 ,  H01L25/065 ,  H01L21/98

CPC classification number: H01L24/81 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/05647 ,  H01L2224/16105 ,  H01L2224/16108 ,  H01L2224/16146 ,  H01L2224/81224 ,  H01L2224/8184 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  Y10T29/49126 ,  Y10T29/49165 ,  Y10T29/49167 ,  H01L2924/00 ,  H01L2924/00014

Abstract: L' invention concerne un procédé d' interconnexion de composants électroniques d'une première tranche (Tl) avec des composants électroniques d'une deuxième tranche (T2), chaque tranche comportant des vias (1) métallisés qui traversent la tranche dans l'épaisseur. Le procédé comprend les étapes suivantes de : dépôt d'une goutte (3) d'encre conductrice contenant des solvants et des nanoparticules de métal sur chaque via (1) de la première tranche (Tl), empilage de la deuxième tranche (T2) sur la première de manière à ce que les vias (1) de la deuxième tranche (T2) soient sensiblement superposés sur les vias (1) de la première tranche (Tl). élimination de 50 à 90% des solvants contenus dans les gouttes (3) par chauffage ou dépression de façon à obtenir une encre pâteuse, frittage des gouttes (3) d'encre pâteuse par laser afin de réaliser des connexions (31) électriques entre les vias (1) métallisés superposés.

Abstract translation: 本发明涉及一种将第一晶片（T1）的电子部件与第二晶片（T2）的电子部件互连的方法，每个晶片包括通过晶片厚度的金属化通孔（1）。 该方法包括以下步骤：在第一晶片（T1）的每个通孔（1）上沉积含有溶剂和金属纳米颗粒的导电油墨滴（3），将第一晶片（T2）首先堆叠在第一晶片 第二晶片（T2）的通孔（1）基本上覆盖在第一晶片（T1）的通孔（1）上的方式。 通过加热或真空处理消除液滴（3）中所含的溶剂中的50至90％，以获得糊状油墨，通过激光烧结糊状墨水滴（3），从而在 重叠的金属化通孔（1）。

公开(公告)号：WO2006032611A1

公开(公告)日：2006-03-30

申请号：PCT/EP2005/054419

申请日：2005-09-07

Applicant: 3D PLUS ,  VAL, Christian ,  LIGNIER, Olivier ,  BOCAGE, Régis

Inventor： VAL, Christian ,  LIGNIER, Olivier ,  BOCAGE, Régis

IPC: H05K1/02

CPC classification number: H01L23/3128 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/49838 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0201 ,  H05K1/111 ,  H05K1/112 ,  H05K3/4641 ,  H05K2201/09718 ,  H05K2201/09745 ,  H05K2201/09781 ,  H05K2203/165 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: La présente invention concerne un dispositif électronique intégrant un répartiteur de chaleur. Il s'applique plus particulièrement aux dispositifs de type boîtiers plastiques, à un ou plusieurs niveaux de composants. Selon l'invention, le dispositif électronique, par exemple de type boîtier, est muni pour sa connexion externe de plots (11) répartis sur une surface de connexion (22), II comprend une plaque (23) conductrice de la chaleur, disposée parallèlement à la dite surface de connexion, et présentant une structure non uniforme permettant, lorsque le dispositif est soumis à une température extérieure donnée, un apport de chaleur contrôlée au niveau de chaque plot de connexion externe, en fonction de sa position sur la surface dé connexion. Dans le cas où le dispositif serait un boîtier comprenant un support (20) de type circuit imprimé, la plaque conductrice formera avantageusement une couche interne dudit support.

Abstract translation: 本发明涉及一种设置有散热器的电子设备，特别涉及包括一个或多个部件级的塑料盒状设备。 本发明的电子设备（例如盒状）设置有分布在连接表面（22）上的外部连接焊盘（11），包括导热板（23），该导热板相对于 对于所述连接表面并且其不均匀结构，当器件暴露于给定的外部温度时，可以根据其在连接表面上的位置对每个外部连接焊盘进行受控的热供应。 当装置以包括印刷电路形式的支撑件（20）的盒子的形式实施时，导电板有利地形成其内层。

公开(公告)号：WO2003041163A1

公开(公告)日：2003-05-15

申请号：PCT/FR2002/003524

申请日：2002-10-15

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L23/31

CPC classification number: B81B7/0041 ,  B81B7/007 ,  G02B6/4201 ,  G02B6/4248 ,  G02B6/4251 ,  H01L23/10 ,  H01L23/315 ,  H01L23/34 ,  H01L31/0203 ,  H01L31/024 ,  H01L2224/16 ,  H01L2924/01057 ,  H01L2924/16152

Abstract: L'invention concerne un dispositif d'encapsulation hermétiqe de composant devant être protégé toute contrainte. Le composant (5) est fixé sur un substrat (15) portant sur son autre face un élément de réglage de température (17) fixé par collage (16). Cet ensemble est disposé dans un boîtier en deux parties (11, 12) assemblées par collage (13) avec passage de liaisons optiques (6) et de connexions électriques (18, 142). Il est supporté par des protubérances (19) d'une partie (11) du boîtier. Sur l'autre partie (12) est collé un bloc (14) à interconnexions en trois dimensions formant l'électronique de régulation de température. Le bloc, le boîtier (11, 12) et une longueur minimum (L) des liaisons et connexions sont enrobés dans une couche de protection minérale (4'). L'invention s'applique notamment aux composants optoélectroniques et aux composants MEMS.

Abstract translation: 本发明涉及一种用于密封封装必须防止所有应力的部件的装置。 上述组件（5）固定到具有粘合（16）的温度控制元件（17）的基板（15）的另一个面上。 所述组件设置在包括通过胶合（13）组装的两个部分（11,12）的壳体中，以及用于光学连接件（6）和电连接件（18,142）的通道。 所述部件由从壳体的一部分（11）突出的元件（19）支撑。 单元（14）被胶合到壳体的另一部分（12），所述单元包括形成温度调节电子器件的三维互连。 上述单元壳体（11,12）和连接件和连接件的最小长度（L）被包裹在矿物保护层（4'）中。 特别地，本发明可以用于光电子部件和MEMS部件。

公开(公告)号：EP3275016A1

公开(公告)日：2018-01-31

申请号：EP16714793.3

申请日：2016-03-22

Applicant: 3D Plus

Inventor： VAL, Christian

IPC: H01L23/367 ,  H01L23/433 ,  H01L25/065

CPC classification number: H01L23/367 ,  H01L23/13 ,  H01L23/4334 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/45144 ,  H01L2224/4824 ,  H01L2224/85205 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/00

Abstract: Electronic chip (31, 51, 72) device (30, 50) with improved thermal resistance, comprising: at least one electrical connection pad (32, 54, 73) with an electrical interconnecting link (33, 55, 74); at least one thermal pad (34, 61, 76) placed on one side of the chip; at least one heat transfer element (36, 59, 70); and at least one thermal link (35, 57, 75) between the thermal pad (34, 61, 76) and the heat transfer element (36, 59, 70).

公开(公告)号：EP3109899A1

公开(公告)日：2016-12-28

申请号：EP16175880.0

申请日：2016-06-23

Applicant: 3D Plus

Inventor： VAL, Christian

IPC: H01L23/66 ,  H01L23/538 ,  H01L23/00 ,  H01L23/48 ,  H05K1/18

Abstract: L'invention concerne un module électronique 3D (100) qui comprend :
- 2 boîtiers électroniques électriquement testés (10) comprenant chacun au moins une puce encapsulée (11) et des billes de sortie (13) sur une seule face du boîtier dite face principale (15),
- 2 circuits flexibles (20) mécaniquement liés entre eux et respectivement associés à un boîtier (10), et disposés entre les 2 boîtiers, chaque circuit flexible (20) comportant :
o sur une face (21) des premiers plots d'interconnexion électrique (22) faisant face aux billes de sortie (13) du boîtier associé,
o à son extrémité une partie repliée (16) sur une face latérale (16) du boîtier associé,
o des seconds plots d'interconnexion électrique (24) sur la face opposée de cette partie repliée (26).

Abstract translation: 3D电子模块包括：两个经电测试的电子封装，每个包括至少一个封装的芯片和在封装的单个面上的输出球，被称为主面; 两个柔性电路彼此机械连接，每个柔性电路彼此相连，每个柔性电路与封装相关联，并且它们位于两个封装之间，每个柔性电路包括：在一个面上，面向相关封装的输出球的第一电互连焊盘; 在其端部处折叠在相关包装的侧面上的部分; 在该折叠部分的相对面上的第二电互连焊盘。

公开(公告)号：EP1955374B1

公开(公告)日：2009-04-08

申请号：EP06830256.1

申请日：2006-11-30

Applicant: 3D Plus

Inventor： VAL, Christian ,  LIGNIER, Olivier

IPC: H01L25/10 ,  H01L25/065 ,  H05K1/14

CPC classification number: H05K1/144 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24195 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/19041 ,  H01L2924/3512 ,  H05K1/185

Abstract: The subject of the invention is a 3D electronic module comprising a stack (100) of at least a first slice (10) and a second slice (30), the first slice (10) having on a face (101) at least one set (4) of electrically conducting bumps (41), and the second slice (30) comprising at least one zone (61) of electrically insulating material, passing through the thickness of the slice. The second slice (30) comprises at least one electrically conducting element (3) passing through the said slice in a zone (61) of electrically insulating material, capable of receiving a set (4) of bumps (41) of the first slice (10).

公开(公告)号：EP3261116B1

公开(公告)日：2019-10-02

申请号：EP17175943.4

申请日：2017-06-14

Applicant: 3D Plus

Inventor： VAL, Christian

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/03 ,  H01L21/683

公开(公告)号：EP1256132B1

公开(公告)日：2018-05-09

申请号：EP01905860.1

申请日：2001-01-30

Applicant: 3D Plus

Inventor： VAL, Christian

IPC: H01L25/10 ,  H01L21/98

CPC classification number: H01L25/50 ,  H01L25/105 ,  H01L2224/48091 ,  H01L2224/4826 ,  H01L2224/48465 ,  H01L2225/1029 ,  H01L2225/1064 ,  H01L2924/0102 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012