Abstract:
A bipolar transistor with raised extrinsic base and selectable self-alignment between the extrinsic base and the emitter (106) is disclosed. The fabrication method may include the formation of a predefined thickness of a first extrinsic base layer (102) of polysilicon or silicon on an intrinsic base (108). A dielectric landing pad (128) is then formed by lithography on the first extrinsic base layer (102). Next, a second extrinsic base layer (104) of polysilicon or silicon is formed on top of the dielectric landing pad (128) to finalize the raised extrinsic base total thickness. An emitter (106) opening is formed using lithography and RIE, where the second extrinsic base layer (104) is etched stopping on the dielectric landing pad (128). The degree of self-alignment between the emitter (106) and the raised extrinsic base is achieved by selecting the first extrinsic base layer (102) thickness, the dielectric landing pad (128) width, and the spacer width.
Abstract:
Verfahren zum Bilden einer Halbleiterstruktur, das aufweist:Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum;thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht;Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials, wobei das Bilden der konformen abdichtenden Schicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidung aufweist;Bilden einer Barrierenschicht sowohl auf einem ersten Teilbereich der konformen abdichtenden Schicht über dem Photodetektor als auch auf einem zweiten Teilbereich der konformen abdichtenden Schicht über einem Laser-Gitter-Koppler, wobei das Bilden der Barrierenschicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung aufweist; undselektives Entfernen eines Teilbereichs der Barrierenschicht von dem Gebiet über dem Laser-Gitter-Koppler,wobei die konforme abdichtende Schicht so konfiguriert ist, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet,sich der Photodetektor und die zumindest eine Einheit auf einem gleichen Substrat befinden; unddie zumindest eine Einheit eine Komplementär-Metall-Oxid-Halbleiter-Einheit und dem Laser-Gitter-Koppler aufweist.
Abstract:
Es werden Vorgehensweisen für eine Silicium-Photonik-Integration bereitgestellt. Ein Verfahren beinhaltet: Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum; thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht; und Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials. Die konforme abdichtende Schicht ist so konfiguriert, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet. Der Photodetektor und die zumindest eine Einheit befinden sich auf einem gleichen Substrat. Die zumindest eine Einheit beinhaltet eine Komplementär-Metall-Oxid-Halbleiter-Einheit oder eine passive Photonik-Einheit.