公开(公告)号：DE112014000923B4

公开(公告)日：2016-12-22

申请号：DE112014000923

申请日：2014-06-18

Applicant: IBM ,  SIX SEMICONDUTORES

Inventor： GUENZLER TOBIAS ,  KAIGALA GOVIND ,  TREIBER TINO ,  AZPIROZ JAIONE TIRAPU ,  DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL

IPC: B81B1/00

Abstract: Mikrofluidchip (1, 1a), aufweisend: einen Fließweg (22), der durch eine hydrophile Fläche definiert ist; einen Flüssigkeitseingang (24, 24a, 24b) auf einer Seite des Fließwegs; mindestens eine elektrische Schaltung (62), hier im Folgenden als DEP-Schaltung bezeichnet, welche mindestens ein Paar dielektrophoretischer Elektroden (E21, E22) aufweist, hier im Folgenden als DEP-Elektroden bezeichnet; eine weitere elektrische Schaltung (64b, 64f), hier im Folgenden als EO-Schaltung bezeichnet, welche mindestens ein Paar elektroosmotischer Elektroden (E41, E42) aufweist, hier im Folgenden als EO-Elektroden bezeichnet, welche sich jeweils quer zu dem Fließweg erstrecken; mindestens eine weitere elektrische Schaltung (66, 76; 68, 78), hier im Folgenden als Steuerungsschaltung bezeichnet, welche mindestens ein Paar Steuerungselektroden (66, 68) aufweist, die sich in dem Fließweg erstrecken und ferner so konfiguriert sind, dass sie eine Veränderung einer elektrochemischen oder einer physikalischen Eigenschaft einer Flüssigkeit erfassen, die auf der Höhe des Steuerungselektrodenpaars fließt; wobei: sich jede der DEP-Elektroden quer zu dem Fließweg erstreckt; die DEP-Schaltung so konfiguriert ist, dass sie auf der Höhe der DEP-Elektroden eine dielektrophoretische Kraft erzeugt, hier im Folgenden als DEP-Kraft bezeichnet; sich das mindestens eine Paar DEP-Elektroden (E21, E22) und das mindestens eine Paar EO-Elektroden (E41, E42) an unterschiedlichen Stellen in dem Fließweg befinden; die EO-Schaltung so konfiguriert ist, dass sie eine elektroosmotische Kraft erzeugt, hier im Folgenden als EO-Kraft bezeichnet, wobei die EO-Schaltung vorzugsweise einen EO-Signalgenerator (74) aufweist, der in der EO-Schaltung verbunden ist, um der EO-Elektrode ein Wechselspannungssignal bereitzustellen, und ...

公开(公告)号：DE112015000920T5

公开(公告)日：2016-11-24

申请号：DE112015000920

申请日：2015-03-04

Applicant: IBM

Inventor： DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL

IPC: G01N33/53 ,  G01N33/543 ,  G01N33/554 ,  H01L21/00

Abstract: Ein Mikrofluid-Chip (100) weist eine Schicht (10, 60) mit einer Anordnung (30) von Perlen einfangenden Hohlräumen (20) auf, die in jener Schicht (10, 60) bereitgestellt sind, wobei jeder der Hohlräume (20) eine kegelförmige Gestalt aufweist, die durch eine oder mehrere laterale Wände (21 bis 24) definiert ist, die jeweils hydrophil sind, wobei sich jeder der Hohlräume (20) als ein Blindloch in der Dicke der Schicht (10, 60) erstreckt. Des Weiteren werden Verfahren zur Herstellung eines derartigen Chips bereitgestellt.

公开(公告)号：DE112014001600B4

公开(公告)日：2016-11-03

申请号：DE112014001600

申请日：2014-06-18

Applicant: IBM ,  UNITEC SEMICONDUTORES S A

Inventor： DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL ,  TREIBER TINO ,  GUENZLER TOBIAS

IPC: B81B1/00 ,  B01L3/00 ,  B81C1/00

Abstract: Verfahren zur Herstellung eines Mikrofluidchips (1), aufweisend: Bereitstellen (S1 bis S7) eines Substrats (10), von welchem eine Stirnfläche (F) von einer elektrisch isolierenden Schicht (30) bedeckt ist, wobei das bereitgestellte Substrat (10) einen Mikrofluid-Mikrokanal (20) mit schrägen Seitenwände aufweist, der auf der Stirnfläche (F) eingekerbt ist, wobei die mittlere Tiefe des Mikrokanals (20) 5 bis 50 Mikrometer beträgt, wobei das Bereitstellen (S1 bis S7) des Substrats Erzeugen (S1 bis S6) des Mikrofluid-Mikrokanals folgende Schritte aufweist: Bereitstellen (S1) eines Substrats (10); Erhalten (S2) einer elektrisch isolierenden Startschicht (12), welche die Stirnfläche (F) des Substrats bedeckt; Erhalten (53) einer Resistschicht (14), welche eine ausgewählte Region (R1) der elektrisch isolierenden Startschicht (12) bedeckt, wodurch eine verbleibende Region (R2) der elektrisch isolierenden Startschicht (12) nicht von der Resistschicht (14) bedeckt ist; und Ätzen (S4 bis S5) der elektrisch isolierenden Startschicht (12) und des Substrats (10) in der verbleibenden Region (R2), um den Mikrofluid-Mikrokanal zu erhalten, der auf der Stirnfläche des Substrats eingekerbt ist; Erhalten (S8) einer Resistschicht (40), welche einen oder mehrere ausgewählte Abschnitte (P1) der elektrisch isolierenden Schicht (30) bedeckt, wobei zumindest ein verbleibender Abschnitt (P2) der elektrisch isolierenden Schicht (30) nicht von der Resistschicht bedeckt ist; partielles Ätzen (S9) einer Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) mit einem Nassätzmittel (E), um eine Aussparung (40r) und/oder eine Unterschneidung (40u) unter der Resistschicht (40) zu erzeugen; Abscheiden (S10) einer elektrisch leitfähigen Schicht (50) auf der geätzten Fläche (35), so dass die elektrisch leitfähige Schicht die erzeugte Aussparung (40r) und/oder die Unterschneidung (40u) erreicht; und Entfernen (S11) der Resistschicht (40), um einen Abschnitt (P1) der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt (P2) der elektrisch leitfähigen Schicht (50) freizulegen, wobei die ...

公开(公告)号：DE112014001600T5

公开(公告)日：2016-01-21

申请号：DE112014001600

申请日：2014-06-18

Applicant: IBM ,  UNITEC SEMICONDUTORES S A

Inventor： DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL ,  TREIBER TINO ,  GUENZLER TOBIAS

IPC: B81B1/00 ,  B01L3/00 ,  B81C1/00

Abstract: Die vorliegende Erfindung betrifft vor allem ein Verfahren zur Herstellung eines Mikrofluidchips (1), aufweisend: Bereitstellen (S1 bis 87) eines Substrats (10), von welchem eine Stirnfläche (F) von einer elektrisch isolierenden Schicht (30) bedeckt ist; Erhalten (S8) einer Resistschicht (40), welche einen oder mehrere ausgewählte Abschnitte (P1) der elektrisch isolierenden Schicht (30) bedeckt, wobei zumindest ein verbleibender Abschnitt (P2) der elektrisch isolierenden Schicht (30) nicht von der Resistschicht bedeckt ist; partielles Ätzen (S9) einer Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) mit einem Nassätzmittel (E), um eine Aussparung (40r) und/oder eine Unterschneidung (40u) unter der Resistschicht (40) zu erzeugen; Abscheiden (S10) einer elektrisch leitfähigen Schicht (50) auf der geätzten Fläche (35), so dass die elektrisch leitfähige Schicht die erzeugte Aussparung (40r) und/oder die Unterschneidung (40u) erreicht; und Entfernen (S11) der Resistschicht (40), um einen Abschnitt (P1) der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt (P2) der elektrisch leitfähigen Schicht (50) freizulegen. Die vorliegende Erfindung betrifft ferner Mikrofluidchips, die durch solche Verfahren zu erhalten sind.

公开(公告)号：DE112014000462T5

公开(公告)日：2015-10-15

申请号：DE112014000462

申请日：2014-06-18

Applicant: IBM

Inventor： TEMIZ YUKSEL ,  DELAMARCHE EMMANUEL

IPC: B01L3/00 ,  B01J19/00 ,  B81C1/00 ,  G01N33/487

Abstract: Die vorliegende Erfindung betrifft vor allem Verfahren zur Herstellung einer Mikrofluidchip-Packung oder -Baugruppe (1), aufweisend: Bereitstellen (S1) eines Substrats (10, 30), welches mindestens einen Block (14, 14a) aufweist, der eine oder mehrere Mikrofluidstrukturen auf einer Stirnfläche (F) des Substrats aufweist; partielles Schneiden (S2) in das Substrat, um partielle Schnitte (10c) zu erhalten, so dass eine Restdicke des Substrats auf der Höhe der partiellen Schnitte (10c) eine Vereinzelung des mindestens einen Blocks (14, 14a) ermöglicht; Reinigen (S4) des mindestens einen Blocks; und Aufbringen (S5 bis S7) einer Deckdünnschicht (62), um den mindestens einen Block (14, 14a) zu bedecken, wodurch mindestens ein bedeckter Block erhalten wird, wobei die aufgebrachte Deckdünnschicht immer noch die Vereinzelung jedes bedeckten Blocks ermöglicht, wobei jeder bedeckte Block nach der Vereinzelung einem Mikrofluidchip entspricht. Die vorliegende Erfindung betrifft ferner Mikrofluidchips, Packungen oder Baugruppen, zu erhalten mit solchen Verfahren.

公开(公告)号：GB2524541A

公开(公告)日：2015-09-30

申请号：GB201405402

申请日：2014-03-26

Applicant: IBM

Inventor： DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL

IPC: B01L3/00

Abstract: A microfluidic chip 100 comprising a layer 10 with an array 30 of bead 50 trapping cavities 20 wherein each of the cavities has a conic shape and one or more lateral walls 21 24 that are hydrophilic and wherein each of the cavities (20) extends as a blind hole in the thickness of the layer. Ideally, the cavities or holes have a pyramidal shape and the layer comprises at least one semi-conductor element such as silicon. A method of fabrication comprises providing a substrate, fabricating an array of bead trapping cavities on the substrate, depositing beads within the cavities, drying the array, removing the excess beads not secured within the cavities, drying the array again and then sealing the array with a cover layer.