-
公开(公告)号：DE10212605B4
公开(公告)日：2004-09-23
申请号：DE10212605
申请日：2002-03-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor： GONG XIAOWU , FELDTKELLER MARTIN , FAHLENKAMP MARC
-
公开(公告)号：DE10211543A1
公开(公告)日：2003-10-09
申请号：DE10211543
申请日：2002-03-15
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FELDTKELLER MARTIN , RIEGER WALTER , FRIESACHER WOLFGANG
IPC: H01L29/423 , H01L29/78 , H03K17/0412 , H03K17/16 , H03K17/687
Abstract: A circuit configuration for the switch-on/off control of a DMOS power transistor has at least one first gate electrode and, separate from the latter, a second gate electrode, which are capacitively coupled to one another by a capacitance distributed over the field-effect transistor and which can be driven via separate external gate electrode terminals. The circuit configuration has two individual driver circuits and a generating circuit in order to feed a first drive signal to the first gate electrode and a second drive signal to the second gate electrode, the second drive signal being delayed with respect to the first drive signal.
-
公开(公告)号：DE10147882A1
公开(公告)日：2003-04-24
申请号：DE10147882
申请日：2001-09-28
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FELDTKELLER MARTIN
IPC: H03K17/0812 , H03K17/16 , H03K17/687
Abstract: The half bridge circuit has switching n-channel MOSFET transistors (T1,T2) with their load paths connected in series and driven depending on an input signal applied to input terminal (IN). A drive circuit (ASI) outputs drive signal (S1) to the gate of the transistor (T1) depending on the input signal and current from gate of transistor (T2). An Independent claim is also included for a method of driving a half bridge circuit.
-
公开(公告)号：DE10132820A1
公开(公告)日：2003-02-27
申请号：DE10132820
申请日：2001-07-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor： TIHANYI JENOE , HERFURTH MICHAEL , FELDTKELLER MARTIN
Abstract: The circuit device has a semiconductor switch (T) coupled to a control circuit (10) and a run-in circuit (20) between a supply potential terminal and a voltage supply terminal (102) of the control circuit, having a control terminal (201) connected to the output (101) of the control circuit. The voltage supply path of the run-in circuit is switched to a high ohmic state when a clocked signal is applied to the control terminal.
-
公开(公告)号：DE59803965D1
公开(公告)日：2002-06-06
申请号：DE59803965
申请日：1998-06-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FELDTKELLER MARTIN
Abstract: The circuit arrangement includes a first rectifier arrangement (GL1) with an AC voltage connection (EK1, EK2) and two output terminals (AK1, AK2), and a current regulator arrangement (SRA) connected to the output terminals of the first rectifier arrangement. A second rectifier arrangement is connected to two output terminals (AK3, AK4) of the current regulator arrangement, which provides an output voltage (Ua) at two output terminals (AK5, AK6). A voltage measurement arrangement (MA) is connected to the output terminals of the second rectifier arrangement to provide a voltage signal (SS) at its output. A feedback branch includes a regulator arrangement (RA) with an integrator arrangement (IN) for feeding the voltage signal to an input terminal (EK) of the current regulation arrangement. A function generator is arranged in the feedback branch in connection to the regulator arrangement. The function generator provides an output signal (y) from an input signal (x), according to a predetermined function (y=f (x) ), whereby the functions increases at least partially with increasing input signal.
-
Patent Agency Ranking
-
公开(公告)号：DE10031188A1
公开(公告)日：2002-01-17
申请号：DE10031188
申请日：2000-06-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FAHLENKAMP MARC , FELDTKELLER MARTIN , JASBERG HARTMUT , ZOELLINGER HARALD
Abstract: The invention relates to a switched mode power supply with the following features: a primary coil (L1) and a switch element (TS) wired in series with the primary coil (L1), for applying a DC voltage (Vg) to the primary coil according to a control signal (AI); a secondary circuit, coupled to the primary coil (L1) with output terminals (AK1, AK2) to provide an output voltage (Vout); a control circuit (IC), for preparation of the control signal (AI), with a feedback signal (Urk) dependent on the output voltage (Vout) supplied to the control circuit; the control circuit (IC) comprises a signal generation circuit (PWM) to create the control signal (AI) and a protection circuit (PUS). Said protection circuit (PUS) has the effect that no control signal (AI) is delivered to the switch element (TS), if the feedback signal (Urk) reaches the value of a first reference signal (U1) after a first period (T3) after starting the control circuit (IC).
-
公开(公告)号：DE19948903A1
公开(公告)日：2001-05-23
申请号：DE19948903
申请日：1999-10-11
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FELDTKELLER MARTIN
Abstract: The integrable control circuit drives a semiconductor switch in a switched-mode power supply. The control circuit has a control unit for producing control pulses for the semiconductor switch based on a variable oscillator signal. A duration of the individual control pulses depends on a first control signal and on a second control signal. In addition, a measurement system produces the second control signal in dependence on a load current of the semiconductor switch. A power regulation system that receives the oscillator signal produces a third control signal and supplies the signal to the control unit. The third control signal is inversely proportional to the square root of the oscillator frequency. In this way, it is possible for the power output of the switched-mode power supply to remain constant independent of the oscillator frequency.
-
公开(公告)号：DE102013106744B4
公开(公告)日：2021-08-26
申请号：DE102013106744
申请日：2013-06-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FELDTKELLER MARTIN
Abstract: Schaltung (200, 300, 400, 500), die Folgendes aufweist:• einen Versorgungsanschluss (202), der konfiguriert ist zum Empfangen einer Versorgungsspannung;• einen Steuertransistor (204), der ein Körpergebiet, ein erstes Source-/Draingebiet, ein zweites Source-/Draingebiet, ein über dem Körpergebiet angeordnetes Gateisoliergebiet und ein über dem Gateisoliergebiet angeordnetes Gategebiet aufweist, wobei das erste Source-/Draingebiet an den Versorgungsanschluss (202) gekoppelt ist und wobei das Gateisoliergebiet eine erste Schichtdicke aufweist;• eine Logikschaltung, die einen internen Versorgungsanschluss (216) und mehrere Transistoren aufweist, wobei jeder der Transistoren ein Gateisoliergebiet mit einer zweiten Schichtdicke aufweist, wobei der interne Versorgungsanschluss (216) an das zweite Source-/Draingebiet des Steuertransistors (204) gekoppelt ist;• einen Inverter (208), der einen Invertereingang, einen Inverterausgang, einen ersten Versorgungseingang und einen zweiten Versorgungseingang umfasst, wobei der Invertereingang an den internen Versorgungsanschluss (216) der Logikschaltung gekoppelt ist und der Inverterausgang an das Gategebiet des Steuertransistors (204) gekoppelt ist, wobei der Inverter (208) mindestens einen Transistor (622, 624) mit einem Gateisoliergebiet mit einer dritten Schichtdicke umfasst;• einen weiteren Transistor (302), der ein Körpergebiet, ein erstes Source-/Draingebiet, ein zweites Source-/Draingebiet, ein über dem Körpergebiet angeordnetes Gateisoliergebiet und ein über dem Gateisoliergebiet angeordnetes Gategebiet aufweist, wobei das erste Source-/Draingebiet an den Versorgungsanschluss (202) gekoppelt ist, das zweite Source-/Draingebiet an das erste Source-/Draingebiet des Steuertransistors (204) gekoppelt ist und wobei das Gateisoliergebiet eine vierte Schichtdicke aufweist;• eine Referenzspannungsquelle (514), die konfiguriert ist zum Liefern einer Referenzspannung (214);• einen Referenzinverter (508), umfassend einen Eingang, wobei der Eingang des Referenzinverters (508) an die Referenzspannungsquelle (514) gekoppelt ist und wobei der Referenzinverter (508) konfiguriert ist zum Liefern eines ersten Spannungspotentials an den ersten Versorgungseingang des Inverters (208) und eines zweiten Spannungspotentials an den zweiten Versorgungseingang des Inverters (208);• einen ersten Spannungsfolger (510), der an den Referenzinverter (508) gekoppelt und konfiguriert ist zum Liefern des ersten Spannungspotentials von einem dritten Spannungspotential; und• einen zweiten Spannungsfolger (506), der an den Referenzinverter (508) gekoppelt und konfiguriert ist zum Liefern des zweiten Spannungspotentials von einem vierten Spannungspotential,• wobei die erste Schichtdicke, die zweite Schichtdicke und die dritte Schichtdicke im Wesentlichen gleich sind, und• wobei die vierte Schichtdicke größer ist als die erste Schichtdicke und/oder eine Länge des Gateisoliergebiets des weiteren Transistors (302) größer ist als eine Länge des Gateisoliergebiets des Steuertransistors (204).
-
公开(公告)号：DE102012102789B4
公开(公告)日：2019-04-04
申请号：DE102012102789
申请日：2012-03-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FELDTKELLER MARTIN
Abstract: Ein Schaltkreis (100) zum Bestimmen eines Mittelwertes eines quasiperiodischen Signals, wobei der Schaltkreis (100) aufweist:einen Integrator (108);einen Abtast-Halte-Schaltkreis (110), welcher an einen Ausgang des Integrators (108) gekoppelt ist, wobei der Abtast-Halte-Schaltkreis (110) einen Abtast-Halte-Schaltkreisausgang aufweist;einen Rückkopplungspfad, welcher an den Abtast-Halte-Schaltkreisausgang gekoppelt ist und eingerichtet ist, das an dem Abtast-Halte-Schaltkreisausgang bereitgestellte Signal als ein Rückkopplungssignal zurückzukoppeln;einen Subtrahierer (104), welcher eingerichtet ist ein Differenzsignal zu bilden, welches die Differenz zwischen dem quasiperiodischen Signal und dem Rückkopplungssignal repräsentiert, wobei ein Ausgang des Subtrahierers an einen Eingang des Integrators (108) gekoppelt ist, so dass das Differenzsignal dem Eingang des Integrators (108) zugeführt werden kann;ein Integrator-Ansteuerungselement (106), welches eingerichtet ist, den Zustand des Integrators (108) steuerbar zu halten; undeine Integrator-Ansteuerungselement-Steuerungseinrichtung, welche eingerichtet ist, dem Integrator-Ansteuerungselement (106) ein Ansteuerungssteuersignal bereitzustellen, so dass das Ansteuerungssteuersignal eine Signalperiodendauer aufweist, welche von der Signalperiodendauer des quasiperiodischen Signals abhängt.
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.023 seconds)
