公开(公告)号：BR112020002254A2

公开(公告)日：2020-08-04

申请号：BR112020002254

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/117 ,  H04N19/157 ,  H04N19/80

Abstract: um codificador de imagem refere-se a, incluindo um conjunto de circuitos e uma memória acoplada ao conjunto de circuitos. o conjunto de circuitos, em operação, realiza uma operação de suavização de limite ao longo de um limite entre uma primeira partição, que possui um formato não retangular (por exemplo, um formato triangular), e uma segunda partição, que são divididas a partir de um bloco de imagem. a operação de suavização de limite inclui a primeira previsão de primeiros valores de um conjunto de pixels da primeira partição ao longo do limite, a utilização da informação da primeira partição; a segunda previsão de segundos valores do conjunto de pixels da primeira partição ao longo do limite, utilizando a informação da segunda partição; a ponderação dos primeiros valores e dos segundos valores; e a codificação da primeira partição utilizando os primeiros valores ponderados e os segundos valores ponderados.

公开(公告)号：BR112020002205A2

公开(公告)日：2020-07-28

申请号：BR112020002205

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/537 ,  H04N19/70

Abstract: a presente invenção refere-se a um codificador de imagem, que inclui os circuitos e uma memória acoplada ao circuito. os circuitos, em operação, executam uma operação de sintaxe da divisão, que inclui: dividir um bloco de imagem em uma pluralidade de divisões, que inclui uma primeira divisão com uma forma não retangular (por exemplo, uma forma triangular) e uma segunda divisão com base em um parâmetro de divisão indicativo da divisão; codificar a primeira divisão e a segunda divisão; e gravar um ou mais parâmetros, que incluem o parâmetro de divisão em um fluxo de bits.

公开(公告)号：BR112021001890A2

公开(公告)日：2021-04-27

申请号：BR112021001890

申请日：2019-09-06

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/537 ,  H04N19/577

Abstract: "codificador, decodificador, método de codificação e método de decodificação" a presente invenção refere-se a: dispositivos de codificação/decodificação - onde o codificador (100) inclui um conjunto de circuitos e uma memória conectada ao conjunto de circuitos; e a métodos de codificação e decodificação. o conjunto de circuitos deriva um valor absoluto de uma soma de valores de gradiente na primeira e segunda faixas; deriva, como um primeiro parâmetro, uma soma total dos valores absolutos das somas dos valores de gradiente derivados, respectivamente, para os pares de posições relativas de pixel; deriva um valor de diferença de pixel entre os valores de pixel na primeira e segunda faixas; inverte, ou mantém, um sinal de mais ou menos do valor de diferença de pixel, de acordo com um sinal de mais ou menos da soma de valores de gradiente indicando a soma dos valores de gradiente na primeira e segunda faixas; deriva, como um segundo parâmetro, uma soma total dos valores de diferença de pixel, cada um possuindo o sinal de mais ou menos invertido, ou mantido, os valores de diferença de pixel derivados, respectivamente, para as posições relativas de pixel; e gera uma imagem de predição utilizando os primeiro e segundo parâmetros.

公开(公告)号：BR112020026686A2

公开(公告)日：2021-03-30

申请号：BR112020026686

申请日：2019-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/52 ,  H04N19/577

Abstract: a presente invenção refere-se a um codificador de imagem tendo circuito acoplado a uma memória. o circuito divide um bloco de imagem atual em uma pluralidade de divisões. o circuito prevê um primeiro vetor de movimento de um conjunto de candidatos de vetor de movimento de previsão única para uma primeira divisão da pluralidade de divisões, e codifica a primeira divisão usando o primeiro vetor de movimento.

公开(公告)号：BR112020022773A2

公开(公告)日：2021-02-02

申请号：BR112020022773

申请日：2019-07-02

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/103 ,  H04N19/119 ,  H04N19/157 ,  H04N19/176 ,  H04N19/70

Abstract: codificador, decodificador, método de codificação e método de decodificação. a invenção refere-se a codificador (dispositivo codificador ou de codificação) (100) que inclui: circuito; e memória acoplada ao circuito. o circuito, em operação, escreve um primeiro parâmetro em um fluxo de bits, o primeiro parâmetro indicando, como um modo de predição, um de (i) um modo de predição múltiplo em que uma imagem de predição é gerada sobrepondo uma imagem de predição inter de um bloco atual e uma imagem de predição intra do bloco atual e (ii) um de uma pluralidade de modos de predição incluindo um modo triangular em que uma imagem de predição é gerada dividindo o bloco atual em regiões triangulares, e codifica o bloco atual de acordo com o modo de predição.

公开(公告)号：BR112020021718A2

公开(公告)日：2021-01-26

申请号：BR112020021718

申请日：2019-05-14

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/52

Abstract: a presente invenção refere-se a um codificador (100) o qual inclui um circuito (160) e memória (162). utilizando a memória (162), o circuito (160) gera uma lista a qual inclui candidatos para um primeiro vetor de movimento para uma primeira partição. a lista tem um tamanho de lista máximo e uma ordem dos candidatos, e pelo menos um do tamanho de lista máximo ou da ordem dos candidatos é dependente de pelo menos um de um tamanho de partição ou uma forma de partição da primeira partição. o circuito (160) seleciona o primeiro vetor de movimento dos candidatos incluídos na lista; codifica um índice que indica o primeiro vetor de movimento dentre os candidatos na lista no fluxo de bits com base no tamanho de lista máximo; e gera a imagem predita para a primeira partição utilizando o primeiro vetor de movimento.

公开(公告)号：BR112020010935A2

公开(公告)日：2020-11-17

申请号：BR112020010935

申请日：2018-11-30

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/51 ,  H04N19/523 ,  H04N19/563 ,  H04N19/573 ,  H04N19/80

Abstract: a presente invenção refere-se a sistemas e métodos para codificação de vídeo. os sistemas incluem, por exemplo, um codificador de imagem que compreende: um circuito e uma memória acoplada no circuito, em que o circuito, em operação, executa o seguinte: predizer um primeiro bloco de amostras de predição para um bloco corrente de uma imagem, em que predizer o primeiro bloco de amostras de predição inclui pelo menos um processo de predição com um vetor de movimento de uma imagem diferente; preencher o primeiro bloco de amostras de predição para formar um segundo bloco de amostras de predição, em que o segundo bloco é maior do que o primeiro bloco; calcular pelo menos um gradiente utilizando o segundo bloco de amostras de predição; e codificar o bloco corrente utilizando pelo menos o gradiente calculado.

公开(公告)号：BR112020001991A2

公开(公告)日：2020-08-18

申请号：BR112020001991

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/105 ,  H04N19/157 ,  H04N19/537 ,  H04N19/96

Abstract: a presente invenção refere-se a um codificador de imagem, o qual inclui um circuito e uma memória acoplada no circuito. o circuito, em operação, executa: dividir um bloco de imagem em uma pluralidade de partições que inclui uma primeira partição que tem uma forma não retangular (por exemplo, uma forma triangular) e uma segunda partição; predizer um primeiro vetor de movimento para a primeira partição e um segundo vetor de movimento para a segunda partição; e codificar a primeira partição utilizando o primeiro vetor de movimento e a segunda partição utilizando o segundo vetor de movimento.

公开(公告)号：MX342314B

公开(公告)日：2016-09-26

申请号：MX2014001664

申请日：2012-08-24

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOSHIYASU SUGIO ,  TAKAHIRO NISHI ,  YOUJI SHIBAHARA ,  HISAO SASAI ,  KYOKO TANIKAWA ,  TORU MATSUNOBU ,  VIKTOR WAHADANIAH ,  CHONG SOON LIM ,  HAI WEI SUN ,  SUE MON THET NAING

IPC: H04N19/00

Abstract: Se describe un método para codificar video de acuerdo con la presente invención que incluye: escribir una pluralidad de descripciones de memoria intermedia predeterminadas en un conjunto de parámetros de secuencia de una corriente de bits de video codificado (802); escribir una pluralidad de parámetros de actualización en un encabezado de corte de la corriente de bits de video codificado para seleccionar y modificar un descripción de memoria intermedia de la pluralidad de descripciones de memoria intermedia (804); y codificar un corte en la corriente de bits de video codificado utilizando el encabezado de corte y la descripción de memoria intermedia modificada (805).