-
公开(公告)号:PT2273795T
公开(公告)日:2016-10-05
申请号:PT10187172
申请日:2003-01-08
Applicant: PANASONIC IP CORP AMERICA
Inventor: SATOSHI KONDO , SHINYA KADONO , MAKOTO HAGAI , KIYOFUMI ABE
IPC: H04N19/51 , H04N19/52 , H03M7/36 , H04N19/105 , H04N19/423 , H04N19/50 , H04N19/61 , H04N19/625
-
公开(公告)号:BR112022015270A8
公开(公告)日:2022-11-01
申请号:BR112022015270
申请日:2021-02-05
Applicant: PANASONIC IP CORP AMERICA
Inventor: MASATO OHKAWA , HIDEO SAITOU , KIYOFUMI ABE , TAKAHIRO NISHI , TADAMASA TOMA
IPC: H04N19/117 , H04N19/159 , H04N19/176 , H04N19/186 , H04N19/86
Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. Em operação, o circuito realiza um processo de determinação para determinar uma força de limite para controlar a filtragem de desbloqueio a ser aplicada a um limite de bloco em uma imagem reconstruída gerada (S311). O processo de determinação inclui um processo de configuração de configuração da força de limite para o segundo valor em um caso onde um modo de codificação fora de um modo de codificação de um bloco atual e um modo de codificação de um bloco vizinho do bloco atual é diferente do outro modo de codificação fora do modo de codificação do bloco atual e o modo de codificação do bloco vizinho. O um modo de codificação e o outro modo de codificação são os de um modo de cópia intrabloco, um modo de paleta e um modo inter. O processo de configuração é realizado quando o bloco atual é um bloco de luma e não é realizado quando o bloco atual é um bloco de croma.
-
公开(公告)号:BR122022013319A2
公开(公告)日:2022-09-13
申请号:BR122022013319
申请日:2021-02-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: TAKAHIRO NISHI , TADAMASA TOMA , KIYOFUMI ABE
IPC: H04N19/30 , H04N19/597 , H04N19/70
Abstract: CODIFICADOR, DECODIFICADOR E MEIO LEGÍVEL POR COMPUTADOR NÃO TRANSITÓRIO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectados ao mesmo. Em operação, o circuito: alterna entre codificar um primeiro sinalizador, de acordo com o uso de um esquema de codificação multicamada para codificar uma ou mais imagens, o primeiro sinalizador indicando se é permitido o uso de uma ou mais imagens de referência intercamadas para previsão intercamadas.
-
公开(公告)号:BR112020019922A2
公开(公告)日:2021-01-05
申请号:BR112020019922
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , RYUICHI KANOH , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: codificador, decodificador, método de codificação, método de decodificação, e programa de compressão de imagem. a presente invenção refere-se a um dispositivo de codificação (codificador) (100) que executa divisão em uma pluralidade de blocos utilizando um conjunto de modos de divisão de bloco obtido combinando um ou mais modos de divisão de bloco os quais definem tipos de divisão. o conjunto de modos de divisão de bloco compreende: um primeiro modo de divisão de bloco no qual o número de divisões e a direção de divisão para dividir um primeiro bloco são definidos; e um segundo modo de divisão de bloco no qual o número de divisões e a direção de divisão para dividir um segundo bloco, o qual é um dos blocos adquiridos pela divisão do primeiro bloco são definidos. quando uma divisão no primeiro modo de divisão resulta em três blocos, o segundo bloco é o bloco central dentre os blocos adquiridos dividindo o primeiro bloco, e a direção de divisão do segundo modo de divisão de bloco é a mesma que a direção de divisão do primeiro modo de divisão de bloco, então o segundo modo de divisão de bloco inclui somente um modo de divisão de bloco no qual uma divisão resulta em três blocos.
-
15.
公开(公告)号:BR112020000876A2
公开(公告)日:2020-07-21
申请号:BR112020000876
申请日:2018-07-25
Applicant: PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , RYUICHI KANOH , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/12 , H04N19/126 , H04N19/136 , H04N19/176 , H04N19/46
Abstract: a presente invenção refere-se a um dispositivo de codificação (100) que codifica um bloco, de uma imagem, a ser codificada e compreende: uma unidade de conversão (106) que executa uma conversão primária pela qual o resíduo do bloco a ser codificado é convertido para um fator primário, determina se aplicar uma conversão secundária no bloco a ser codificado, e se uma conversão secundária deve ser aplicada, executar uma conversão secundária do fator primário para um fator secundário; uma unidade de quantização (108) que, se uma conversão secundária não for aplicada, calcula um fator primário quantizado executando uma primeira quantização sobre o fator primário e se uma conversão secundária for aplicada, calcula um fator secundário quantizado executando uma segunda quantização, a qual é diferente da primeira quantização, sobre o fator secundário; e uma unidade de codificação de entropia (110) que gera um fluxo de bits codificado codificando o fator primário quantizado ou o fator secundário quantizado.
-
公开(公告)号:MX2020001886A
公开(公告)日:2020-03-24
申请号:MX2020001886
申请日:2018-08-10
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , TADAMASA TOMA , TAKAHIRO NISHI , KIYOFUMI ABE , RYUICHI KANOH , SUGHOSH PAVAN SHASHIDHAR , HAN BOON TEO , JING YA LI , RU LING LIAO
IPC: H04N19/51 , H04N19/176 , H04N19/182
Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.
-
公开(公告)号:BRPI0303673B1
公开(公告)日:2019-10-01
申请号:BRPI0303673
申请日:2003-04-10
Applicant: GODO KAISHA IP BRIDGE 1 , MATSUSHITA ELECTRIC IND CO LTD , PANASONIC CORP , PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , MAKOTO HAGAI , SATOSHI KONDO , SHINIYA KADONO
IPC: H04N19/103 , H04N19/127 , G06T9/00 , H04N19/159 , H04N19/172 , H04N19/423 , H04N19/50 , H04N19/503 , H04N19/577 , H04N19/58 , H04N19/65 , H04N19/70 , H04N19/89 , H04N19/91
Abstract: método de codificação de imagem e método de decodificação de imagem. a presente invenção refere-se a um método de codificação de imagem e um método de decodificação de imagem pelos quais uma imagem pode ser restaurada corretamente mesmo se parte da informação de gerenciamento de memória for perdida por um erro do canal de transmissão, uma candidata de uma imagem de referência que pode ser referida é selecionada mais apropriadamente e a eficiência da codificação é aperfeiçoada. o método de codificação de imagem inclui a etapa para executar a codificação de uma imagem (etapa 100), uma etapa para julgar se uma imagem na memória que nunca é utilizada como referência existe (etapa 102), uma etapa para codificar a informação de gerenciamento de memória para liberar a imagem na memória que nunca é utilizada como referência quando uma imagem na memória que nunca é utilizada como referência existe (etapa 103), uma etapa para liberar a imagem na memória que nunca é utilizada como referência (etapa 104), uma etapa para julgar se a informação de gerenciamento de memória que libera a imagem na memória que nunca é utilizada como referência é codificada por se codificar uma imagem imediatamente antes (etapa 105) e uma etapa para codificar novamente a informação de gerenciamento de memória que libera a imagem na memória que nunca é utilizada como referência quando a informação de gerenciamento de memória é codificada (etapa 106).
-
18.
公开(公告)号:BRPI0305432B1
公开(公告)日:2018-07-03
申请号:BRPI0305432
申请日:2003-07-07
Inventor: CHONG SOON LIM , KIYOFUMI ABE , MAKOTO HAGAI , SATOSHI KONDO , SHENG MEI SHEN , SHINYA KADONO , TECK WEE FOO
IPC: H04N19/105 , H04N21/44 , G06T9/00 , H04N19/114 , H04N19/134 , H04N19/136 , H04N19/152 , H04N19/159 , H04N19/196 , H04N19/423 , H04N19/426 , H04N19/46 , H04N19/50 , H04N19/503 , H04N19/60 , H04N19/61 , H04N19/70 , H04N19/895 , H04N19/91 , H04N21/234
Abstract: "método de codificação de imagem e método de decodificação de imagem". método de codificação de imagens da presente invenção é um método de codificação de imagens de codificação de predição de uma imagem de entrada com referência às imagens armazenadas em um armazenamento temporário de imagens, decodificação da imagem de entrada codificada, julgamento se a imagem decodificada é ou não uma imagem para referência e se a imagem decodificada é ou não uma imagem para saída, que precisa ser armazenada até o momento de sua exibição e armazenamento, no armazenamento temporário de imagens, da imagem para referência e da imagem para saída com base no resultado da determinação.
-
公开(公告)号:BR112022010256A2
公开(公告)日:2022-09-06
申请号:BR112022010256
申请日:2020-12-08
Applicant: PANASONIC IP CORP AMERICA
Inventor: VIRGINIE DRUGEON , TADAMASA TOMA , TAKAHIRO NISHI , KIYOFUMI ABE , YUSUKE KATO
IPC: H04N19/70
Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a codificador (100) que inclui conjunto de circuitos e memória acoplada ao conjunto de circuitos. Em operação, o conjunto de circuitos determina se um vídeo atual a ser processado é um vídeo progressivo (S201). Quando é determinado que o vídeo atual é um vídeo progressivo (Sim em S201), o codificador (100) codifica, em um fluxo de bwits, um elemento de sintaxe que indica um tipo de localização de croma que é uma informação que indica as localizações de amostras de croma em relação a amostras de luma para um quadro incluído no vídeo atual (S202). Quando é determinado que o vídeo atual não é um vídeo progressivo (Não em S201), o codificador (100) codifica dois elementos de sintaxe no fluxo de bits, cada um dos quais indica o tipo de localização de croma para um campo diferente de dois tipos incluídos no vídeo atual (S203).
-
公开(公告)号:BR112021004822A2
公开(公告)日:2021-06-01
申请号:BR112021004822
申请日:2019-09-25
Applicant: PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , TADAMASA TOMA , TAKAHIRO NISHI , YUSUKE KATO
IPC: H04N19/13 , H04N19/184 , H04N19/61
Abstract: codificador, decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um codificador (100) que inclui um circuito e uma memória acoplada no circuito. o circuito, em operação, codifica, para cada um dos coeficientes incluídos em uma unidade estrutural transformada e quantizada de uma imagem, um valor absoluto do coeficiente em uma ordem predeterminada (s10), e codifica, para cada um dos coeficientes, um sinal que indica se o coeficiente é positivo ou negativo (s20). na codificação, um sinal que indica paridade que é um bit menos significativo do valor absoluto é codificado, se utilizar um sinalizador na codificação de uma porção do valor absoluto outro que o bit menos significativo é determinado com base em uma primeira condição com base em uma magnitude do valor absoluto e uma segunda condição para limitar um número total de sinalizadores utilizados na unidade estrutural, e o sinalizador é codificado por cabac que envolve atualizar uma probabilidade de ocorrência de símbolo quando é determinado que o sinalizador deve ser utilizado.
-
-
-
-
-
-
-
-
-