公开(公告)号：CA3157007A1

公开(公告)日：2019-11-28

申请号：CA3157007

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA

Abstract: An encoder partitions into blocks using a set of block partition modes obtained by combining one or more block partition modes defining a partition type. The set of block partition modes includes a first partition mode defining the partition direction and number of partitions for partitioning a first block, and a second block partition mode defining the partition direction and number of partitions for partitioning a second block which is one of blocks obtained after the first block is partitioned. When the number of partitions of the first block partition mode is three, the second block is a center block among the blocks obtained after partitioning the first block, and the partition direction of the second block partition mode is same as the partition direction of the first block partition mode, the second block partition mode includes only a block partition mode indicating that the number of partitions is three.

公开(公告)号：CA3093204A1

公开(公告)日：2019-09-12

申请号：CA3093204

申请日：2019-03-04

Applicant: PANASONIC IP CORP AMERICA

Inventor： SHASHIDHAR SUGHOSH PAVAN ,  SUN HAI WEI ,  LIM CHONG SOON ,  LIAO RU LING ,  TEO HAN BOON ,  LI JING YA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  TOMA TADAMASA

IPC: H04N19/119 ,  H04N19/157 ,  H04N19/176

Abstract: A coding device (100) for coding a block to be coded included in a picture is provided with a circuit and a memory. The circuit divides the block to be coded into a first sub-block, a second sub-block, and a third sub-block in a first direction using the memory, the second sub-block being located between the first sub-block and the third sub-block, prohibits the second sub-block from being divided into two partitions in the first direction, and codes the first sub-block, the second sub-block, and the third sub-block.

公开(公告)号：SG10201406241PA

公开(公告)日：2014-11-27

申请号：SG10201406241P

申请日：2010-10-29

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  LI MIN ,  SUN HAI WEI ,  SHIBAHARA YOUJI ,  NISHI TAKAHIRO

公开(公告)号：MX2025000824A

公开(公告)日：2025-03-07

申请号：MX2025000824

申请日：2021-08-06

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA ,  KUO CHE-WEI ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/52 ,  H04N19/105 ,  H04N19/119 ,  H04N19/159 ,  H04N19/176

Abstract: Se proporciona un codificador (100) que incluye: circuitería; y una memoria acoplada a la circuitería, en el cual en operación, la circuitería: genera una imagen de predicción de un bloque actual a ser procesado, por medio del uso de un primer vector de movimiento (paso S3001); y actualiza una tabla de predictores de vectores de movimiento basados en la historia (HMVP) por medio del uso de un primer candidato que tiene el primer vector de movimiento, la tabla de HMVP almacena, en un método de primera entrada-primera salida (FIFO), una pluralidad de segundos candidatos cada uno que tiene un segundo vector de movimiento usado para un bloque procesado (paso S3002), y en la actualización de la tabla de HMVP, la circuitería: determina si un tamaño del bloque actual es menor que o igual a un tamaño umbral (paso S30021); y omite la actualización de la tabla de HMVP (paso S30022) cuando se determina que el tamaño del bloque actual es menor que o igual al tamaño umbral (Si en el paso S30021).

公开(公告)号：ES2954064T3

公开(公告)日：2023-11-20

申请号：ES19808240

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un dispositivo de codificación (100) realiza la división en una pluralidad de bloques utilizando un conjunto de modos de división de bloques obtenido combinando uno o más modos de división de bloques que definen tipos de división. El conjunto de modos de división de bloques comprende: un primer modo de división de bloques en el que se definen el número de divisiones y la dirección de división para dividir un primer bloque; y un segundo modo de división de bloques en el que se definen el número de divisiones y la dirección de división para dividir un segundo bloque, que es uno de los bloques adquiridos al dividir el primer bloque. Cuando una división en el primer modo de bloque da como resultado tres bloques, el segundo bloque es el bloque central entre los bloques adquiridos al dividir el primer bloque, y la dirección de división del segundo modo de división de bloque es la misma que la dirección de división del primero. modo de división de bloques, entonces el segundo modo de división de bloques incluye sólo un modo de división de bloques en el que una división da como resultado tres bloques. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：MX2023011455A

公开(公告)日：2023-10-18

申请号：MX2023011455

申请日：2020-07-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/51 ,  H04N19/523 ,  H04N19/563 ,  H04N19/573 ,  H04N19/80

Abstract: La presente descripción proporciona sistemas y métodos para la codificación de video. Los sistemas incluyen, por ejemplo, un codificador de imágenes que comprende: circuitería y una memoria acoplada a la circuitería, en donde la circuitería, en operación, realiza lo siguiente: predecir un primer bloque de muestras de predicción para un bloque actual de una representación visual, en donde la predicción del primer bloque de muestras de predicción incluye por lo menos un proceso de predicción con un vector de movimiento de una representación visual diferente; rellenar el primer bloque de muestras de predicción para formar un segundo bloque de muestras de predicción, en donde el segundo bloque es más grande que el primer bloque; calcular por lo menos un gradiente mediante el uso del segundo bloque de muestras de predicción; y codificar el bloque actual mediante el uso de por lo menos el gradiente calculado.

公开(公告)号：AU2019303651B2

公开(公告)日：2023-04-20

申请号：AU2019303651

申请日：2019-07-05

Applicant: PANASONIC IP CORP AMERICA

Inventor： LI JING YA ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO

IPC: H04N19/52

Abstract: A coding device (100) is provided with a circuit (160) and a memory (162) connected to the circuit (160). The circuit (160): selects, from a plurality of tables which are used, during an operation, to correct a reference motion vector into a predetermined direction using a correction value designated by an index, and which have correction values with respectively different intervals between indexes, a first table used for a partition to be coded of an image in a moving image; writes a parameter indicating a first index to be selected from among indexes included in the first table; and codes the partition using the reference motion vector corrected by means of a correction value designated by the first index.

公开(公告)号：MX2022005226A

公开(公告)日：2022-06-08

申请号：MX2022005226

申请日：2020-11-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.

公开(公告)号：MX2022005224A

公开(公告)日：2022-06-08

申请号：MX2022005224

申请日：2020-11-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.

公开(公告)号：MX2020005757A

公开(公告)日：2020-08-20

申请号：MX2020005757

申请日：2018-11-30

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/51 ,  H04N19/523 ,  H04N19/563 ,  H04N19/573 ,  H04N19/80

Abstract: La presente descripción proporciona sistemas y métodos para la codificación de video. Los sistemas incluyen, por ejemplo, un codificador de imágenes que comprende: circuitería y una memoria acoplada a la circuitería, en donde la circuitería, en operación, realiza lo siguiente: predecir un primer bloque de muestras de predicción para un bloque actual de una representación visual, en donde la predicción del primer bloque de muestras de predicción incluye por lo menos un proceso de predicción con un vector de movimiento de una representación visual diferente; rellenar el primer bloque de muestras de predicción para formar un segundo bloque de muestras de predicción, en donde el segundo bloque es más grande que el primer bloque; calcular por lo menos un gradiente mediante el uso del segundo bloque de muestras de predicción; y codificar el bloque actual mediante el uso de por lo menos el gradiente calculado.