公开(公告)号：EP1515438A1

公开(公告)日：2005-03-16

申请号：EP04104133.6

申请日：2004-08-27

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan ,  Teglia, Yannick ,  Tomei, Ambroise

IPC: H03K3/84

CPC classification number: H03K3/84

Abstract: L'invention concerne un procédé et circuit de normalisation d'une source de bruit fournissant un flux de bits initial (BS), consistant à conditionner l'état d'un bit de sortie aux états respectifs des bits du flux initial examinés par mots de longueurs identiques, et à l'apparition d'un mot bits d'états identiques, à conditionner l'état du bit de sortie courant à l'état d'au moins un bit de sortie précédent.

Abstract translation: 输出位的状态被调节到由相同长度的多位字检查的初始流的位的相应状态。 在出现相同状态的位的字时，当前输出位的状态被调节到先前输出位的状态。 Bitflow归一化电路还包括一个独立的权利要求。

公开(公告)号：EP1672830B1

公开(公告)日：2010-06-30

申请号：EP05112073.1

申请日：2005-12-13

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan ,  Teglia, Yannick

IPC: H04L9/06

CPC classification number: H04L9/002 ,  H04L2209/046 ,  H04L2209/08

公开(公告)号：EP1742162B1

公开(公告)日：2009-12-16

申请号：EP06116670.8

申请日：2006-07-05

Applicant: ST MICROELECTRONICS S.A.

Inventor： Teglia, Yannick ,  Liardet, Pierre-Yvan ,  Pomet, Alain

IPC: G06F21/00 ,  G06F11/00 ,  G07F7/10

CPC classification number: G06F21/77 ,  G06F11/0757 ,  G06F21/75 ,  G06Q20/341 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008

公开(公告)号：EP1798888A1

公开(公告)日：2007-06-20

申请号：EP06126422.2

申请日：2006-12-18

Applicant: ST MICROELECTRONICS S.A.

Inventor： Teglia, Yannick ,  Liardet, Pierre-Yvan ,  Pomet, Alain

IPC: H04L9/06

CPC classification number: H04L9/003

Abstract: L'invention concerne un procédé de protection d'une exécution, par un circuit intégré, d'un algorithme de chiffrement et/ou de déchiffrement prenant en compte une donnée et au moins une clé valide et effectuant plusieurs itérations d'un même calcul, comportant au moins une exécution d'une itération avec la clé valide (K i ) entre plusieurs exécutions de la même itération avec des clés invalides (K i ') obtenues en appliquant au moins une fonction, non linéaire et à sens unique (32, 33), à ladite clé valide.

Abstract translation: 该方法包括在执行迭代与通过将非线性和单向方向函数（g）之间应用的无效密钥（Ki））的执行之间执行具有有效密钥（Ki）的加密和/或解密算法的迭代 有效密钥。 功能（g）实现冷凝功能（32），例如 ND5功能，其结果是低于有效键位数48位的位数。 功能（32）的结果在预定状态下由多个位完成。 块（33）的结果提供发送给加法器（22）的无效密钥（K-i'）。 还包括以下独立权利要求：（1）用于执行加密算法的处理器，用于实现用于保护加密和/或解密算法执行的方法（2）芯片卡，该芯片卡包括用于实现保护方法的单元 执行加密和/或解密算法。

公开(公告)号：EP1379023A1

公开(公告)日：2004-01-07

申请号：EP03300046.4

申请日：2003-07-02

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan ,  Romain, Fabrice ,  Teglia, Yannick ,  Sirtori, Laurence

IPC: H04L9/06

CPC classification number: H04L9/0631 ,  H04L9/003 ,  H04L2209/046 ,  H04L2209/08

Abstract: L'invention concerne un procédé de chiffrement et/ou déchiffrement, par un circuit intégré, d'un code numérique d'entrée (S 0 ) au moyen de plusieurs clés (Ki), consistant : à découper ledit code en plusieurs blocs de données de mêmes dimensions ; et à appliquer auxdits blocs plusieurs tours de chiffrement ou déchiffrement consistant à faire subir à chaque bloc au moins une même transformation non linéaire (SUBBYTES) et à combiner ultérieurement chaque bloc avec une clé (Ki) différente à chaque tour, les opérandes étant masqués lors de l'exécution du procédé au moyen d'au moins un premier nombre aléatoire (R1) ayant la taille dudit code et dont tous les blocs ont la même valeur en combinant, par une fonction de type OU-Exclusif, les blocs d'entrée et de sortie de la transformation non linéaire avec ledit nombre aléatoire.

Abstract translation: 编码系统执行的多个步骤包括国家INIT（31）加法级（41），以添加回合密钥阶段（32），和一个行移位级（33）。 第二加法器（42）遵循这个阶段。 它是由一个替换字节电路（34）和一个第三加法器（43），接着。 第三加法器电路由按MixColumns电路（35），并在添加回合密钥阶段（36），接着。 还有第四个加法器，移位行阶段（37），第五加法器（45），一个替换字节级（38），第六混频器（46），以添加回合密钥阶段（39）和第七混频器（47），接着是 结果表单级（40）。 码信号（K0，KI，Kn）的可在每个阶段添加回合密钥添加。

公开(公告)号：EP2020773A3

公开(公告)日：2009-12-30

申请号：EP08161624.5

申请日：2008-08-01

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan ,  Teglia, Yannick

IPC: H04L9/06

CPC classification number: H04L9/003 ,  H04L2209/046

Abstract: L'invention concerne un procédé et un circuit de chiffrement ou de déchiffrement d'une donnée (PT, CT) par une clé (K) en utilisant au moins une variable (V) stockée dans un élément de mémorisation et mise à jour par les opérations successives, la variable étant masquée par au moins un premier masque aléatoire appliqué avant utilisation de la clé, puis démasquée par au moins un deuxième masque appliqué après utilisation de la clé, au moins un des masques étant divisible en plusieurs parties (R1, R2, R3, R4) appliquées successivement à la variable et qui combinées représentent l'autre masque.

公开(公告)号：EP1591866B1

公开(公告)日：2007-11-14

申请号：EP05103280.3

申请日：2005-04-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Llardet, Pierre-Yvan ,  Teglia, Yannick

IPC: G06F21/02

CPC classification number: G06F21/75 ,  G06F21/72 ,  G06F21/77

公开(公告)号：EP1742162A1

公开(公告)日：2007-01-10

申请号：EP06116670.8

申请日：2006-07-05

Applicant: ST MICROELECTRONICS S.A.

Inventor： Teglia, Yannick ,  Liardet, Pierre-Yvan ,  Pomet, Alain

IPC: G06F21/00 ,  G06F11/00 ,  G07F7/10

CPC classification number: G06F21/77 ,  G06F11/0757 ,  G06F21/75 ,  G06Q20/341 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008

Abstract: L'invention concerne un procédé de protection de l'exécution d'un programme principal (Pg) contre d'éventuels déroutements, comporte les étapes de, lors d'une instruction du programme principal, déclencher un compteur temporel (TIMER) d'un compte donné fonction d'instructions qui suivent du programme principal, et exécuter une fois que le compteur a atteint son compte au moins une instruction d'un programme secondaire dont dépend le résultat du programme principal.

Abstract translation: 该方法涉及触发临时计数器（TIMER），该临时计数器（TIMER）在执行主程序的指令期间根据主程序（Pg）之后的指令对数据帐户进行计数。 如果主程序的结果是算术结果，则计数器到达其帐户时，执行次程序的指令，取决于主程序的结果。 还包括用于实现保护执行方法的集成电路的独立权利要求。

公开(公告)号：EP1610462A1

公开(公告)日：2005-12-28

申请号：EP05105574.7

申请日：2005-06-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan ,  Teglia, Yannick

IPC: H03K3/84 ,  G06F7/58

CPC classification number: G06F7/58 ,  G06F7/588 ,  H03K3/84

Abstract: L'invention concerne un procédé et un circuit de détection d'une éventuelle perte de caractère équiprobable d'un premier flux de bits de sortie (NBS1) issu d'au moins un premier élément de normalisation (3) d'un flux de bits initial (BS), consistant à analyser le débit de l'élément de normalisation.

Abstract translation: 发生器具有噪声源（1），其向A / D转换器（2）提供模拟信号，以通过对模拟和时钟信号进行采样来提供比特流（BS）。 归一化电路（3,4）分别接收流以提供归一化比特流（NBS1，NBS2）。 计算块（5）计算归一化比特流之间的差异，并且当该差是恒定的时提供等能字符验证比特。 还包括用于检测输出比特流的等能字符丢失的方法的独立权利要求。

公开(公告)号：EP1596283A1

公开(公告)日：2005-11-16

申请号：EP05103901.4

申请日：2005-05-10

Applicant: ST MICROELECTRONICS S.A.

Inventor： Elias, Pierre ,  Liardet, Pierre-Yvan ,  Teglia, Yannick

IPC: G06F9/32

CPC classification number: G06F9/30094 ,  G06F9/30058 ,  G06F21/755

Abstract: L'invention concerne un procédé de réalisation d'au moins un branchement dans un programme exécuté par un processeur, consistant : à déterminer (20) un résultat (RES) sur plusieurs bits comme indicateur d'un respect d'une condition souhaitée, le résultat correspondant à une opération prenant en compte au moins une valeur prédéterminée (VAL) et au moins une variable courante (E) ; et à calculer (21) une adresse de branchement fonction du résultat.

Abstract translation: 该过程涉及如由相应条件所指示的若干位确定结果，其中结果对应于包括固定值和输入数据的操作。 根据结果​​计算跳转操作的地址。 阻塞指令是从程序计算出来的，其中当变量不满足条件时，指令被放置在地址上以执行跳转操作。 执行程序的进程也包含一个独立的声明。