公开(公告)号：EP1591866A1

公开(公告)日：2005-11-02

申请号：EP05103280.3

申请日：2005-04-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Llardet, Pierre-Yvan ,  Teglia, Yannick

IPC: G06F1/00

CPC classification number: G06F21/75 ,  G06F21/72 ,  G06F21/77

Abstract: L'invention concerne un procédé et circuit de protection d'un calcul effectué par plusieurs cellules matérielles successivement d'un même élément électronique contre d'éventuelles injections de fautes, consistant à : démarrer une première exécution ; démarrer une deuxième exécution du même calcul une fois que la première exécution a libéré une première cellule et se poursuit dans une deuxième ; synchroniser les exécutions pour que la deuxième n'utilise une cellule que lorsque la première est passée à la cellule suivante ; et vérifier l'identité entre les deux résultats en fin d'exécution des deux calculs.

Abstract translation: 该过程包括开始执行计算，并且一旦前一个执行在一秒钟内释放了一个块及其进程，就开始执行相同的计算。 这些执行被同步，使得后者的执行仅在前一个执行传递到下一个块时才使用硬件块。 两个结果之间的身份在两个计算的执行结束时都被验证。 芯片卡还包括独立的索赔。

公开(公告)号：EP1591866B1

公开(公告)日：2007-11-14

申请号：EP05103280.3

申请日：2005-04-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Llardet, Pierre-Yvan ,  Teglia, Yannick

IPC: G06F21/02

CPC classification number: G06F21/75 ,  G06F21/72 ,  G06F21/77