中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

19 records (took 0.03 seconds)

    Mémoire à changement de phase effacable et programmable au moyen d' un décodeur de ligne
    13.
    发明公开
    Mémoire à changement de phase effacable et programmable au moyen d' un décodeur de ligne 审中-公开
    由可擦除的行解码器的装置和可编程存储器相变

    公开(公告)号：EP1898426A3

    公开(公告)日：2008-05-21

    申请号：EP07015337.4

    申请日：2007-08-06

    Applicant: STMICROELECTRONICS SA

    Inventor： Giovanazzi, Thierry ,  La Rosa, Francesco

    IPC: G11C16/02

    CPC classification number: G11C13/0023 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/79 ,  Y10S977/754

    Abstract: L'invention concerne un circuit intégré comprenant une mémoire non-volatile comportant des cellules mémoire (CEL) comprenant chacune un point mémoire (P) et un transistor de sélection (TS) ayant une borne de contrôle connectée à une ligne de mot (WL), un décodeur de ligne (RDEC) pour fournir des signaux (SWL) de sélection de lignes de mot, et au moins un générateur (LTC) pour fournir à des cellules mémoire une tension (Vp) ou un courant (Ip) d'effacement ou de programmation. Selon l'invention des pilotes de ligne de mot (DRV) sont interposés entre le décodeur de ligne et les lignes de mot, et sont agencés pour appliquer à une ligne de mot sélectionnée par le décodeur de ligne des impulsions de contrôle (VPULSEi) dont le profil correspond à un profil d'impulsion de tension ou de courant d'effacement ou de programmation. Application notamment aux mémoires à changement de phase.

    Mémoire à changement de phase effacable et programmable au moyen d' un décodeur de ligne
    14.
    发明公开
    Mémoire à changement de phase effacable et programmable au moyen d' un décodeur de ligne 审中-公开
    相变存储器可通过线路解码器进行擦除和编程

    公开(公告)号：EP1898426A2

    公开(公告)日：2008-03-12

    申请号：EP07015337.4

    申请日：2007-08-06

    Applicant: STMICROELECTRONICS SA

    Inventor： Giovanazzi, Thierry ,  La Rosa, Francesco

    IPC: G11C16/02

    CPC classification number: G11C13/0023 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/79 ,  Y10S977/754

    Abstract: L'invention concerne un circuit intégré comprenant une mémoire non-volatile comportant des cellules mémoire (CEL) comprenant chacune un point mémoire (P) et un transistor de sélection (TS) ayant une borne de contrôle connectée à une ligne de mot (WL), un décodeur de ligne (RDEC) pour fournir des signaux (SWL) de sélection de lignes de mot, et au moins un générateur (LTC) pour fournir à des cellules mémoire une tension (Vp) ou un courant (Ip) d'effacement ou de programmation. Selon l'invention des pilotes de ligne de mot (DRV) sont interposés entre le décodeur de ligne et les lignes de mot, et sont agencés pour appliquer à une ligne de mot sélectionnée par le décodeur de ligne des impulsions de contrôle (VPULSEi) dont le profil correspond à un profil d'impulsion de tension ou de courant d'effacement ou de programmation. Application notamment aux mémoires à changement de phase.

    Abstract translation: 本发明涉及一种包括具有存储单元的非易失性存储器（CEL）的每一个包括存储单元（P）和选择晶体管，其具有连接到字线的控制端子（TS）的集成电路（WL） 提供电压的存储器单元（VP）或电流（Ip）擦除行译码器（RDEC），用于提供用于选择字线的信号（SWL），和至少一个发电机（LTC） 或编程。 根据字线驱动器（DRV）的发明是行解码器和字线之间，并且被布置成适用于由控制脉冲（VPULSEi）的行解码器选择的字线，其 该轮廓对应于电压或擦除或编程电流的脉冲轮廓。 特别适用于相变存储器。

    Architecture de mémoire EEPROM
    15.
    发明公开
    Architecture de mémoire EEPROM 有权
    EEPROM，Speicherarchitektur

    公开(公告)号：EP1727152A1

    公开(公告)日：2006-11-29

    申请号：EP06007652.8

    申请日：2006-04-12

    Applicant: STMicroelectronics SA

    Inventor： La Rosa, Francesco

    IPC: G11C16/04

    CPC classification number: G11C16/0433

    Abstract: L'invention concerne une mémoire effaçable et programmable électriquement dans laquelle on a supprimé des transistors de contrôle de grille, chaque ligne de cellules étant connectée à un décodeur (RDEC) de lignes de mot par une ligne de sélection (SEL(i)) connectée aux grilles des transistors d'accès (AT) de la ligne de cellules, et une ligne (CGL(i)) de contrôle de grille connectée aux grilles de contrôle des transistors à grille flottante (FGT) de la ligne de cellules. De cette manière la tension applicable aux grilles des transistors à grille flottante n'est plus limitée par la tension susceptible d'être obtenue sur la source des transistors de contrôle de grille.

    Abstract translation: 存储器具有各自具有存取晶体管和浮置栅极晶体管的存储单元。 字线解码器（10）通过与字线的存取晶体管的栅极端子连接的选择线连接到存储器单元的字线。 字线解码器通过连接到字线的浮置栅极晶体管的控制栅极的控制栅极线连接到存储器单元的字线。 还包括用于选择电可擦除和可编程存储器中的存储器单元的方法的独立权利要求。

    Mémoire EEPROM à courant de programmation contrôlé
    16.
    发明公开
    Mémoire EEPROM à courant de programmation contrôlé 审中-公开
    EEPROM与控制编程电流

    公开(公告)号：EP1278201A3

    公开(公告)日：2005-04-06

    申请号：EP02358012.9

    申请日：2002-06-25

    Applicant: STMicroelectronics SA

    Inventor： Tailliet, François ,  La Rosa, Francesco

    IPC: G11C16/04 ,  G11C16/10 ,  G11C16/24

    CPC classification number: G11C16/10 ,  G11C16/0433 ,  G11C16/08

    Abstract: La présente invention concerne une mémoire effaçable et programmable électriquement, comprenant des cellules mémoire comprenant chacune un transistor à grille flottante et un transistor d'accès, et des lignes de bit (BL j ) connectées aux transistors d'accès pour la programmation ou la lecture des cellules mémoire. Selon l'invention, la mémoire comprend des moyens (ICC, LPI j , TP2) pour limiter un courant de programmation (Iprog) circulant dans au moins une ligne de bit pendant la programmation d'au moins une cellule mémoire, quand le courant de programmation atteint une valeur déterminée (Imax), de manière à empêcher le courant de programmation de dépasser la valeur déterminée.

Patent Agency Ranking