公开(公告)号：EP3373330A1

公开(公告)日：2018-09-12

申请号：EP17187590.9

申请日：2017-08-23

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas

IPC: H01L23/00

CPC classification number: G06K19/07381 ,  G05B19/0428 ,  H01L21/563 ,  H01L23/57 ,  H03K3/42

Abstract: L'invention concerne une puce électronique comprenant : un substrat semiconducteur (102) dopé d'un premier type de conductivité ; des caissons (104) du deuxième type de conductivité du côté de la face avant de la puce, dans et sur lesquels sont formés des éléments de circuits ; une ou plusieurs dalles (110) d'un deuxième type de conductivité enterrées sous les caissons et séparées des caissons ; pour chaque dalle enterrée, un puits (114) du deuxième type de conductivité, polarisable, qui s'étend de la face avant du substrat à la dalle enterrée ; en partie supérieure de chaque puits, un premier transistor MOS à canal du premier type de conductivité, le premier transistor étant un élément d'une bascule ; et un circuit de détection d'un changement de niveau logique d'une des bascules.

公开(公告)号：EP3343427A1

公开(公告)日：2018-07-04

申请号：EP17186781.5

申请日：2017-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis ,  FORT, Jimmy

IPC: G06F21/75 ,  G06K19/073

Abstract: Dispositif électronique (CI) comprenant au moins un circuit logique (CL) qui comporte une première borne (B1) destinée à recevoir une tension d'alimentation (Vdd), une deuxième borne (B2) destinée à recevoir une tension de référence (GND), et au moins une borne de sortie (S), la borne de sortie (S) étant configurée pour délivrer un signal pouvant être dans un état haut ou un état bas, au moins un circuit auxiliaire (AUX) couplé entre la première borne (B1) et la deuxième borne (B2) et configuré pour générer ou non de façon aléatoire un courant supplémentaire entre la première borne (B1) et la deuxième borne (B2) à chaque changement d'état du signal sur la borne de sortie (S).

公开(公告)号：EP3343427B1

公开(公告)日：2020-09-30

申请号：EP17186781.5

申请日：2017-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis ,  FORT, Jimmy

IPC: G06F21/75 ,  G06K19/073

公开(公告)号：EP3407530A1

公开(公告)日：2018-11-28

申请号：EP18162785.2

申请日：2018-03-20

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas

IPC: H04L9/00 ,  G09C1/00

CPC classification number: G06F21/76 ,  G09C1/00 ,  G11C19/28 ,  H03K19/003 ,  H03K19/20 ,  H03K19/21 ,  H04L9/004

Abstract: L'invention concerne un dispositif de détection de fautes comprenant un registre à décalage (2) adapté à décaler, au rythme d'une horloge, un signal binaire alternant entre deux niveaux logiques, dans des cellules successives du registre à décalage ; et un premier circuit logique (4) adapté à comparer des valeurs contenues dans au moins un couple de cellules du registre (2).

公开(公告)号：EP3264460A1

公开(公告)日：2018-01-03

申请号：EP17150830.2

申请日：2017-01-10

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ORDAS, Thomas ,  SARAFIANOS, Alexandre ,  MARINET, Fabrice ,  CHESNAIS, Stéphane

IPC: H01L23/58 ,  G06F21/87 ,  G06K19/073

CPC classification number: H01L23/576 ,  G06F21/75 ,  G06F21/87 ,  G06K19/07327 ,  G06K19/07363 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/62 ,  H01L27/0255

Abstract: Circuit électronique intégré comportant un dispositif de protection (DIS) comprenant un bouclier métallique (BCL) réalisé dans sa partie d'interconnexion (INT), et des moyens de détection (3) comprenant le bouclier métallique (BCL) et configurés pour détecter une présence d'un rayonnement électromagnétique externe représentatif d'une attaque par injection de fautes.

Abstract translation: 包括在其互连部分（INT）中形成的包括金属屏蔽（BCL）的保护装置（DIS）的集成电子电路以及包括金属屏蔽（BCL）并且被配置为检测存在 表示通过注入故障的攻击的外部电磁辐射。

公开(公告)号：EP3211626A1

公开(公告)日：2017-08-30

申请号：EP16181835.6

申请日：2016-07-29

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ORDAS, Thomas ,  SARAFIANOS, Alexandre ,  CHESNAIS, Stéphane ,  MARINET, Fabrice

IPC: G09C1/00 ,  H04L9/00 ,  G06K19/073 ,  H04K3/00

CPC classification number: H04L9/002 ,  G06F1/04 ,  G06F21/72 ,  G06K19/07336 ,  G09C1/00 ,  H01L23/528 ,  H03K3/84 ,  H03K5/01 ,  H03K2005/00019 ,  H04K3/825 ,  H04K2203/32 ,  H04L9/003 ,  H04L2209/08 ,  H04L2209/805

Abstract: Dispositif de brouillage d'un rayonnement électromagnétique susceptible d'être émis par au moins une partie d'une région d'interconnexion située au dessus d'au moins une zone d'un circuit électronique intégré réalisé dans et/ou sur un substrat semi-conducteur comprenant au moins une antenne (5) située au dessus de ladite au moins une zone du circuit, et des moyens de génération (4) configurés pour générer un signal électrique (SE) comportant au moins une caractéristique pseudo-aléatoire et couplés à ladite au moins une antenne (5).

Abstract translation: 能够电磁辐射的加密装置通过至少形成在和/或半基板上位于集成电子电路中的至少一个区域的上方的互连区域的一部分被发射 装置，其包括位于上述（5）的至少一个天线，所述电路的至少一个区域，和产生装置（4），被配置以产生具有至少一个伪随机特性的电信号（SE）和耦合到所述 至少一个天线（5）。