公开(公告)号：KR1020070024002A

公开(公告)日：2007-03-02

申请号：KR1020050078442

申请日：2005-08-25

Applicant: 엘지전자 주식회사

Inventor： 임종철

IPC: H03M1/12

CPC classification number: H03M1/145 ,  H03M1/002 ,  H03M1/50 ,  H03M2201/11 ,  H03M2201/76 ,  H03M2201/93

Abstract: A pipeline type analog-to-digital converter is provided to prevent a linearity problem according to a reduction of resolution. In a pipeline type analog-to-digital converter, a sample and hold amplifier receives an analog input signal and holds a voltage corresponding to a voltage level of the analogue input signal in a sample cycle during a determined time cycle. An analog to digital converter converts the analog input signal held in the sample and hold amplifier to a digital signal. A multiplying digital to analog converter comprises a digital to analog converter to convert the generated digital signal of the analog to digital converter into a middle analog signal, a sigma synthesizer to deduct the middle analog signal value from the analog input signal held in the sample and hold amplifier, and a mixer to mix the signal deducted by the sigma synthesizer with a clock. A sampling cycle and an amplification cycle of the clock applied to the multiplying digital to analog converter are 25% and 75% respectively. Each cycle is converted by an internal clock conversion unit including a clock oscillator(410), a first buffer(420), a frequency delayer(430), and a second buffer(440).

Abstract translation: 提供了一种流水线型模拟 - 数字转换器，以根据分辨率的降低来防止线性问题。 在流水线型模数转换器中，采样和保持放大器在确定的时间周期内接收模拟输入信号并且在采样周期中保持与模拟输入信号的电压电平相对应的电压。 模数转换器将采样和保持放大器中保持的模拟输入信号转换为数字信号。 乘法数模转换器包括数模转换器，用于将所产生的模拟数字转换器的数字信号转换为中间模拟信号，西格马合成器从保持在样本中的模拟输入信号中扣除中间模拟信号值;以及 保持放大器和混频器将由Σ合成器扣除的信号与时钟进行混合。 施加到倍增数模转换器的时钟的采样周期和放大周期分别为25％和75％。 每个周期由包括时钟振荡器（410），第一缓冲器（420），频率延迟器（430）和第二缓冲器（440）的内部时钟转换单元转换。

公开(公告)号：KR1020060088972A

公开(公告)日：2006-08-07

申请号：KR1020050009504

申请日：2005-02-02

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  윤병규

IPC: H03M1/44

CPC classification number: H03M1/14 ,  H03M1/002 ,  H03M1/0607 ,  H03M2201/2233 ,  H03M2201/615 ,  H03M2201/76

Abstract: 본 발명은 전원전압과 접지전압 사이에 전류통로가 직렬로 연결되고, 입력단에 인가되는 각 바이어스 전압에 응답하는 제 1 트랜지스터들; 상기 제 1 트랜지스터들과 병렬로 연결되되 제 1 트랜지스터들과 일대일로 대응되어 소정의 스위치를 통해 입력단이 상호 연결되는 제 2 트랜지스터들; 상기 전원전압과 접지전압 사이에 전류통로가 직렬로 연결되고, 입력단에 인가되는 각 바이어스 전압에 응답하는 제 3 트랜지스터들; 상기 제 3 트랜지스터들과 병렬로 연결되되 제 3 트랜지스터들과 일대일로 대응되어 소정의 스위치를 통해 입력단이 상호 연결되는 제 4 트랜지스터들; 상기 제 1 트랜지스터들 중 풀-업 트랜지스터 사이의 전류통로와 제 1 노드 사이에 전류통로가 연결되고 제 1 입력전압에 응답하는 N형 트랜지스터; 상기 제 3 트랜지스터들 중 풀-업 트랜지스터 사이의 전류통로와 제 1 노드 사이에 전류통로가 연결되고 제 2 입력전압에 응답하는 N형 트랜지스터; 및 상기 제 1 노드와 접지전압 사이에 전류통로가 연결되고 바이어스 전압에 응답하는 N형 트랜지스터;로 이루어진 스위칭 기법을 이용한 연산증폭기를 A/D변환기에 적용함으로써, 전력소모가 작고 고속 및 고해상도를 유지하므로 시스템의 소형화와 경량화로 휴대용 영상신호처리용 시스템의 구현이 용이한 스위칭 기법의 저전력 연산증폭기를 이용한 파이프라인 아날로그/디지털 변환장치를 제공한다.