公开(公告)号：KR100345455B1

公开(公告)日：2002-07-26

申请号：KR1020000062389

申请日：2000-10-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤빈영 ,  양미정 ,  정연쾌 ,  김환우

IPC: H04L12/28

Abstract: 본 발명은 브이씨 머징 장치 및 그의 연결 설정 및 해제 방법과 그 기록매체에 관한 것으로, 고성능 SAR 소자를 사용하여 VC 머징 기능 뿐만아니라, 기존의 ATM 셀을 전달하기 위한 non-VC 머징 기능을 제공하는 VC 머징 장치와, 연결 설정에 제한성을 갖는 SAR 소자를 사용한 VC 머징 장치를 MPLS망에 적용시키기 위한 VC 머징 연결(다중 점대점 연결)과 non-VC 머징 연결(점대점 연결)을 설정하고 해제하는 방법과 그 기록매체를 제공하기 위하여, MPLS망의 코어라우터인 LSR 시스템에서의 브이씨 머징(VC merging) 장치의 연결 설정 및 해제 방법에 있어서, 상위 제어 장치로부터의 연결 설정 요구 및 해제 명령에 따라, 연결 파라메타를 참조하여 연결 종류를 판단하는 단계; 브이씨 머징(VC merging) 연결이면, 입/출력연결 레이블을 바탕으로 다중 점대점 연결을 설정 및 해제하는 단계; 및 넌 브이씨 머징(non-VC merging) 연결이면, 입/출력연결 레이블을 바탕으로 점대점 연결을 설정 및 해제하는 단계를 포함한다.

公开(公告)号：KR1020020031715A

公开(公告)日：2002-05-03

申请号：KR1020000062389

申请日：2000-10-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤빈영 ,  양미정 ,  정연쾌 ,  김환우

IPC: H04L12/28

CPC classification number: H04L12/5601 ,  H04L2012/5642 ,  H04L2012/5658 ,  H04L2012/5665

Abstract: PURPOSE: A VC merging device and a method for setting and releasing the connection thereof is provided to apply a VC merging device for supplying a VC merging function and a non-VC merging function for transmitting a currently used ATM cell using a high performance SAR(Segmentation and Reassembly) element and a VC merging device using an SAR element having a restriction property in a connection setting to an MPLS(Multiprotocol Label Switching) network. CONSTITUTION: A host(20) receives a connection setting request and a releasing command from the upper control device(10), manages a connection with respect to an input connection and an output connection, and performs a control to each function block. A receiving unit(30) sets/releases a VC merging and a non-VC merging based on a control of the host(20), and attaches an input connection channel handle of a payload of a cell received from an upstream on a header. A header information conversion unit(40) receives data having a payload and an input connection channel handle as a header from the receiving unit(30) based on a control of the host(20), and reads an output connection transmission channel identification value by referring to a look-up memory(60) using an input connection channel handle as an address, and performs a header conversion. A transmitting unit(50) sets/releases a VC merging and a non-VC merging based on a control of the host(20), receives data having a payload transmitted from the header information conversion unit(40) and an output connection transmission channel identification value as a header, uses the output connection transmission channel identification value as an address, separates into a cell having an output connection label as a header or creates a cell, and transmits the cell to the lower stream in accordance with a VC merging and a non-VC merging.

Abstract translation: 目的：提供一种VC合并装置及其连接的释放方法，以应用用于提供VC合并功能的VC合并装置和用于使用高性能SAR发送当前使用的ATM信元的非VC合并功能（ 分段和重组）元件和使用具有在与MPLS（多协议标签交换）网络的连接设置中的限制性质的SAR元素）的VC合并设备。 构成：主机（20）从上层控制装置（10）接收连接设定请求和释放命令，管理与输入连接和输出连接有关的连接，对各功能块进行控制。 接收单元（30）基于主机（20）的控制来设置/释放VC合并和非VC合并，并且附加从头部上游接收的小区的有效载荷的输入连接信道句柄。 标头信息转换单元（40）基于主机（20）的控制，从接收单元（30）接收具有有效负载和输入连接信道句柄的数据作为报头，并且通过以下方式读取输出连接传输信道识别值： 参考使用输入连接通道句柄作为地址的查找存储器（60），并执行头转换。 发送单元（50）基于主机（20）的控制来设定/解除VC合并和非VC合并，接收从头信息变换部（40）发送的有效载荷的数据和输出连接发送信道 标识值作为报头，使用输出连接传输信道识别值作为地址，分离为具有输出连接标签的小区作为报头或创建小区，并根据VC合并将小区发送到下游流， 非VC合并。

公开(公告)号：KR100310303B1

公开(公告)日：2001-09-28

申请号：KR1019990061178

申请日：1999-12-23

Applicant: 한국전자통신연구원

Inventor： 최병철 ,  정연쾌 ,  최창식 ,  이유경

IPC: H04L12/28

Abstract: 1. 청구범위에기재된발명이속한기술분야 MPLS 망의에지라우터에서의고속인터넷프로토콜헤더의룩업제어장치 2. 발명이해결하려고하는기술적과제 CPU를사용하지않고, 하드웨어기반의룩업제어회로를사용하여, 룩업처리효율을향상시키고자함. 3. 발명의해결방법의요지수신된패킷의유형및 에러검사와수신된패킷의헤더및 레이블을추출하는수단; 룩업수행을위한제어신호와 IP 주소를룩업수행장치로제공하는룩업데이타/제어신호발생수단; 룩업수행의결과로인덱스를수신하여, 상기인덱스에대응되는레이블정보를레이블정보테이블로부터페치하는수단; 및상기페치된레이블정보를이용해송신패킷의헤더포맷에맞추어재정렬하여전송하는수단을포함. 4. 발명의중요한용도멀티프로토콜레이블스위칭망의에지라우터에이용됨.

公开(公告)号：KR1020010076608A

公开(公告)日：2001-08-16

申请号：KR1020000003859

申请日：2000-01-27

Applicant: 한국전자통신연구원

Inventor： 여환근 ,  정연쾌 ,  이유경

IPC: H04L12/28

Abstract: PURPOSE: An ATM switch matching device in IP(Internet Protocol) packet processing processor in an MPLS(Multi Protocol Label Switching) label switching router(LSR) system based on a HANbit ACE ATM(Asynchronous Transfer Mode) switch is provided to allow to directly interwork with an internal serial module matching physical link by using a common SAR(Segmentation and Reassembly Sublayer) chip supporting an ATM cell process at 155Mbps. CONSTITUTION: Matching transmitting parts(204,205,215) reconstruct 64 bytes of internal cell format including additional information related to a switch route in standard ATM cell format, and transforms and transmits the above reconstructed to a serial bit stream format. Matching receiving parts(201,203,209) receives in the reverse order to the above performed order. A matching controlling parts(207,208,210) perform a latching function for giving additional information about a duplex link and fault status check and a route.

Abstract translation: 目的：提供基于HANbit ACE ATM（异步传输模式）交换机的MPLS（多协议标签交换）标签交换路由器（LSR）系统中的IP（互联网协议）数据包处理处理器中的ATM交换机匹配设备，以直接 通过使用支持155Mbps的ATM信元处理的公共SAR（分段和重新组合子层）芯片与与物理链路匹配的内部串行模块互通。 构成：匹配发送部分（204,205,215）重构64字节的内部信元格式，包括与标准ATM信元格式相关的交换路由的附加信息，并将上述重建转换并传输到串行位流格式。 匹配接收部分（201,203,209）以与上述执行顺序相反的顺序进行接收。 匹配的控制部件（207,208,210）执行锁定功能，用于提供关于双工链路和故障状态检查和路由的附加信息。

公开(公告)号：KR1020010063845A

公开(公告)日：2001-07-09

申请号：KR1019990061949

申请日：1999-12-24

Applicant: 한국전자통신연구원

Inventor： 윤빈영 ,  정연쾌 ,  이유경

IPC: H04L12/26 ,  H04L12/863 ,  H04L12/823 ,  H04L12/815 ,  H04L12/70

CPC classification number: H04L43/0823 ,  H04L47/22 ,  H04L47/32 ,  H04L47/50 ,  H04L2012/5679

Abstract: PURPOSE: A virtual channel merge device of an MPLS(Multi-Protocol Label Switch) system is provided to process 622Mbps traffic at maximum requested by the MPLS system, in order to provide an IP(Internet Protocol) service in an ATM(Asynchronous Transfer Mode) network. CONSTITUTION: A receiving cell processor(100) receives ATM(Asynchronous Transfer Mode) cells and physical link port numbers, and reads out a transceiving channel identification value. A receiving control memory(109) stores the transceiving channel identification value in a memory. A receiving cell storage unit(102) stores cell included in an identical frame in a receiving packet memory(110), and reads out one complete frame to check errors. A packet receiving unit(104) reads out a transmission channel display value, and divides an IP(Internet Protocol) packet to an ATM cell payload. A transmission control memory(111) receives the transmission channel display value from a CPU in call setup. A transmission buffer controller(105) manages the state of the transmission packet memory(112). A packet storage unit(106) generates ATM cells, links a memory position where cells are stored by each transmission channel identification value, and delivers ATM cells of a specific channel. A scheduling unit(107) receives a linked list, to decide cells to be transmitted by priority information and traffic shaping information. And a transmission cell processor(108) receives cells from the scheduling unit(107), for delivering to the external.

Abstract translation: 目的：提供MPLS（多协议标签交换机）系统的虚拟信道合并设备，以处理由MPLS系统最大请求的622Mbps业务，以便在ATM（异步传输模式）中提供IP（因特网协议）业务 ）网络。 构成：接收单元处理器（100）接收ATM（异步传输模式）单元和物理链路端口号，并读出收发信道标识值。 接收控制存储器（109）将收发信道识别值存储在存储器中。 接收单元存储单元（102）将包含在相同帧中的单元存储在接收分组存储器（110）中，并且读出一个完整帧以检查错误。 分组接收单元（104）读出传输信道显示值，并将IP（因特网协议）分组划分到ATM信元有效载荷。 传输控制存储器（111）在呼叫建立中从CPU接收传输信道显示值。 发送缓冲器控制器（105）管理发送分组存储器（112）的状态。 分组存储单元（106）生成ATM信元，通过每个传输信道识别值链接存储单元的存储位置，并传送特定信道的ATM信元。 调度单元（107）接收链路列表，决定要通过优先级信息发送的小区和流量整形信息。 并且传输单元处理器（108）从调度单元（107）接收单元，用于传送到外部。

公开(公告)号：KR1020010063836A

公开(公告)日：2001-07-09

申请号：KR1019990061937

申请日：1999-12-24

Applicant: 한국전자통신연구원

Inventor： 강선 ,  최창식 ,  정연쾌 ,  이유경

IPC: H04L29/06 ,  H04L12/801 ,  H04L12/70

CPC classification number: H04L69/166 ,  H04L47/10 ,  H04L2012/5678

Abstract: PURPOSE: An apparatus for segmenting and reassembling IP(Internet Protocol) packets is provided to fast perform to segment and reassemble IP packets by processing control data like hardware without using a processor in normal state. CONSTITUTION: A reassembling part(11) reassembles received cells and forms the cells in form of ATM adaptation layer(AAL)-5. A receiving memory(12) is used to temporarily process data by the reassembling part(11). A segmenting part(13) segments packet in form of AAL-5 to ATM cells. A transmitting memory(14) is used to temporarily process data by the segmenting part(13). A control memory controlling part(15) controls to read/write control data in the reassembling part(11) and segmenting part(13) from/to the receiving memory(12) and transmitting memory(14), respectively. A packet memory controlling part(16) enables data of a transmitting/receiving packet to read/write to a packet memory(19), and performs a function of updating IP header. The packet memory(19) stores transmitting/receiving packet.

Abstract translation: 目的：提供用于分段和重组IP（因特网协议）分组的装置，以通过处理诸如硬件的控制数据来快速执行分组和重新组合IP分组，而不使用处于正常状态的处理器。 构成：重组部分（11）重新组合接收到的单元，并以ATM适配层（AAL）-5的形式形成单元。 接收存储器（12）用于通过重新组装部分（11）临时处理数据。 分段部分（13）将AAL-5形式的分组分段到ATM信元。 发送存储器（14）用于通过分割部分（13）临时处理数据。 控制存储器控制部分（15）控制分别从/接收存储器（12）和发送存储器（14）读取/写入重新组装部分（11）和分割部分（13）中的控制数据。 分组存储器控制部分（16）使发送/接收分组的数据能够读/写到分组存储器（19），并且执行更新IP报头的功能。 分组存储器（19）存储发送/接收分组。

公开(公告)号：KR1020010063813A

公开(公告)日：2001-07-09

申请号：KR1019990061909

申请日：1999-12-24

Applicant: 한국전자통신연구원

Inventor： 최병철 ,  정연쾌

IPC: H04L12/28

CPC classification number: H04L45/745 ,  H04L12/5601 ,  H04L45/10 ,  H04L49/309 ,  H04L2012/562 ,  H04L2012/5652

Abstract: PURPOSE: A forwarding engine device for pipe line lookup in ROUTER system is provided to improve the look-up efficiency by equipping several IP packet transceiving parts, and processing look-up in pipe line method which performs scheduling and processes each packet by the order of priority. CONSTITUTION: A switch control part(400) is composed of multiple switch controllers, and an SAR(Segmentation And Reassembly) control part(401) is also composed of multiple SAR controllers. A packet control part(402) consists multiple packet controllers which are connected to the SAR controllers. A lookup control part(403) receives packet header information from the multiple packet controllers, and processes header information in parallel, and manages the lookup function internally by scheduling. A main controller(406) of the forwarding device, a routing tag information table(407), a lookup performing part(404), and a lookup index information table(405) are same with the operation of the existing forwarding engine device.

Abstract translation: 目的：提供一种用于ROUTER系统中管道查找的转发引擎设备，通过配置多个IP数据包收发部分来提高查找效率，并按照管理方式处理查找，按照排序顺序对每个数据包进行调度和处理 优先。 构成：开关控制部分（400）由多个开关控制器组成，SAR（分段和重组）控制部分（401）也由多个SAR控制器组成。 分组控制部分（402）包括连接到SAR控制器的多个分组控制器。 查找控制部分（403）从多个分组控制器接收分组报头信息，并行处理报头信息，并通过调度在内部管理查找功能。 转发设备的主控制器（406），路由标签信息表（407），查找执行部分（404）和查找索引信息表（405）与现有转发引擎设备的操作相同。

公开(公告)号：KR100171005B1

公开(公告)日：1999-03-30

申请号：KR1019950047871

申请日：1995-12-08

Applicant: 한국전자통신연구원

Inventor： 박형준 ,  홍재환 ,  배달진 ,  정연쾌 ,  신동진

IPC: H04L12/841 ,  H04L12/24 ,  H04L12/26

Abstract: 본 발명은 공유버스를 통하여 다수의 노드가 프레임 데이타를 교환하는 전송장치 환경 하에서 직렬신호라인을 통하여 입력되는 프레임을 일시 저장함으로써 프레임 패킷단위로 공유버스상에서의 고속 프레임 교환을 가능하게 하고, 입력 프레임의 유실을 방지시켜 통신 네트워크에 대한 신뢰성을 향상시킬 수 있는 고속 패킷 라우터의 노드버퍼 제어장치에 관한 것으로, 링크 정합부, 노드버퍼 제어기, UB버퍼, BU버퍼, 버스 제어기, 노드 제어기, 프레임 어드레스 검사기, 장애정보 관리기, D-버스 정합부, M-버스 정합부를 포함하여 구성되는 고속 패킷 라우터 장치에 있어서, 상기 링크 정합부, UB버퍼, BU버퍼, 노드버퍼 제어기로 구성되는 노드버퍼 제어장치가, 직렬 통신 케이블인 U-링크 신호라인으로부터 수신되는 프레임 데이타를 병렬 데이타로 변환� ��는 U-링크 RX정합부와, 링크로부터의 프레임 데이타를 노드 공유버스인 D-버스로 전송하기 위한 UB버퍼 제어부와, 상기 UB버퍼와 UB버퍼 제어부를 정합시키는 UB버퍼 정합부와, 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 TX정합부로 구성되는 UBC부와; 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 RX정합부와, 상기 D-버스로부터의 수신된 프레임 데이타를 U-링크로 전송하기 위한 UB버퍼 제어부와, 상기 BU버퍼와 BU버퍼 제어부를 정합시키는 BU버퍼 정합부와, 상기 D-버스로부터의 병렬 프레임 데이타를 직렬 프레임 데이타로 변환하는 U-링크 TX정합부로 구성되는 BUC부와; 상기 UBC부와 BUC내의 모든 장애 처리와 자체 시험을 관리하는 유지보스 관리부를 포함하여 이루어진다.

公开(公告)号：KR100155331B1

公开(公告)日：1998-11-16

申请号：KR1019950053671

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 최병철 ,  정연쾌 ,  신동진 ,  배달진

IPC: H04W24/04

Abstract: 본 발명은 이동통신 시스템 내부의 상호연결 통신망 관리장치에 관한 것으로서, 상호연결 통신망 관리장치는 통신망 관리장치 내부의 기능처리를 담당하는 집적화되어 있는 다중프로토콜을 지원하는 프로세서와, 통신망 관리기가 동작할 수 있도록 프로그램과 데이타가 저장되는 롬과, 프로그램 동작중 데이타의 읽기/쓰기가 가능한 램과, 통신망 구성 요소인 다수의 노드들로부터 입력되는 장애신호 처리부와, 2개의 HDLC 통신정합부와, HDLC 통신링크 장애 감지부와, 공유버스를 사용하는 다수의 노드들에 대한 버스 중재를 위한 프레임 동기 신호 발생 및 이를 위한 기본클럭 발생부와, 통신망 내부의 데이타 교환을 위한 공유버스인 D-bus에 대한 장애검출부와, 전원 리셋 및 수동의 스위치 리셋 요구시 관리장치를 구성하는 소자들의 동작상 동기를 유지 토록 하는 리셋회로와, 관리장치 내부에 필요한 클럭 신호를 공급하는 클럭 발생 및 분주회로와, 프로세서 이외의 소자를 액세스 또는 제어할 수 있도록 선택신호를 발생시키는 어드레스 디코더와, 이중화된 관리장치간에 실시간적 절체가 가능하도록 구현한 이중화 제어부를 포함하여 구성되어, 통신망을 구성하고 있는 각종 구성 요소에 대한 장애처리 및 관리 기능, 상태 관리 기능을 비롯한 유지보수 기능을 제공함으로써 망관리가 효율적으로 수행되고 상호연결 통신망의 신뢰성이 향상된다.

公开(公告)号：KR100144824B1

公开(公告)日：1998-08-01

申请号：KR1019940034648

申请日：1994-12-16

Applicant: 한국전자통신연구원

Inventor： 최병철 ,  정연쾌 ,  박형준 ,  홍재환 ,  신동진

IPC: H04B17/00

Abstract: 본 발명은 이동통신 시스팀 내부 통신망을 구성하는 다수의 노드 장치들에 대한 장애 발생 및 장애 복구 감지회로에 관한 것으로, 노드 유지보수 장치(101,102)로 입력되는 자기측 장애 발생 및 해재상태 신호(103)와 상대측 장애 발생 및 해재 상태 신호(104)에 해당하는 P(0), P(1),...P(n)들에 대하여 장애의 발생 또는 해재의 상태 변화에 따라 그 상태를 래치하는 래치(401)와, 이미 이전의 장애 상태를 나타내는 래치된 상태(Q)와 현재의 장애 상태(P)를 비교하여 장애의 변화 상태를 감지하여 장애의 상태 변화 신호(FLT)를 출력하는 신호 비교기(402)와, 발생된 장애 상태 변화 신호로 인터럽트를 발생시켜 멀티프로토콜 프로세서로 출력하는 인터럽트 발생기(403)와, 및 발생된 인터럽트에 의해 장애 발생 또는 장애 해제(복구) 상태인지를 판단하고 어떤 노드에서 상 태 변화가 발생되었는지 판단하는 멀티프로토콜(201)를 구비하고 있으며 이동통신 시스팀의 프로세서간 통신 경로를 제공하는 노드의 탈장 및 기능 고장 상태를 신속히 감지하여 유지보수를 용이하게 하며, 복구 상황도 신속히 감지하여 내부 통신망 관리를 원활하게 하는 효과가 있다.