公开(公告)号：EP1176635A2

公开(公告)日：2002-01-30

申请号：EP01305899.5

申请日：2001-07-09

Applicant: Xerox Corporation

Inventor： Fork, David K. ,  Ho, Jackson H. ,  Lau, Rachel King-Ha ,  Lu, Jeng Ping

IPC: H01L21/48

CPC classification number: G01R1/06716 ,  B81B2203/0118 ,  B81C1/00484 ,  B81C2201/0136 ,  B81C2203/058 ,  G01R1/06727 ,  G01R1/07342 ,  G01R3/00 ,  H01L23/49811 ,  H01L2924/0002 ,  H01R4/48 ,  H01R12/57 ,  H05K3/4092 ,  Y10T29/4913 ,  Y10T29/49135 ,  Y10T29/4914 ,  H01L2924/00

Abstract: Efficient methods for lithographically fabricating spring structures onto a substrate (301) containing contact pads or metal vias (305) by forming both the spring metal and release material layers using a single mask. Specifically, a pad of release material (310) is self-aligned to the spring metal finger (320) using a photoresist mask or a plated metal pattern, or using lift-off processing techniques. A release mask is then used to release the spring metal finger while retaining a portion of the release material that secures the anchor portion of the spring metal finger to the substrate. When the release material is electrically conductive (e.g., titanium), this release material portion is positioned directly over the contact pad or metal via, and acts as a conduit to the spring metal finger in the completed spring structure. When the release material is non-conductive, a metal strap is formed to connect the spring metal finger to the contact pad or metal via, and also to further anchor the spring metal finger to the substrate.

公开(公告)号：EP0950190B1

公开(公告)日：2001-04-11

申请号：EP98905214.7

申请日：1998-01-05

Applicant: Infineon Technologies AG

Inventor： MÜLLER, Karlheinz ,  KOLB, Stefan

IPC: G01P15/08

CPC classification number: B81C1/00595 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0136 ,  G01P15/0802

Abstract: The invention relates to a micromechanical semiconductor array comprising a membrane (7) formed inside a hollow space (9). The membrane (7) is configured by a crystalline layer inside the substrate (1) or inside an epitaxial layer sequence of the semiconductor array placed inside a substrate (1). The membrane (1) is placed on the edge segment on a support (6) and covered by a covering layer (4) held on a counter-support (5). The support (6), the counter-support (5) and the membrane are all made of materials with different etching rates in relation to a predetermined wet-chemical etching agent and preferably consist of materials with different doping.

公开(公告)号：EP0950190A1

公开(公告)日：1999-10-20

申请号：EP98905214.0

申请日：1998-01-05

Applicant: SIEMENS AKTIENGESELLSCHAFT

Inventor： MÜLLER, Karlheinz ,  KOLB, Stefan

IPC: G01P15 ,  B81B3 ,  B81C1 ,  H01L21

CPC classification number: B81C1/00595 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0136 ,  G01P15/0802

Abstract: The invention relates to a micromechanical semiconductor array comprising a membrane (7) formed inside a hollow space (9). The membrane (7) is configured by a crystalline layer inside the substrate (1) or inside an epitaxial layer sequence of the semiconductor array placed inside a substrate (1). The membrane (1) is placed on the edge segment on a support (6) and covered by a covering layer (4) held on a counter-support (5). The support (6), the counter-support (5) and the membrane are all made of materials with different etching rates in relation to a predetermined wet-chemical etching agent and preferably consist of materials with different doping.

公开(公告)号：EP0678905A2

公开(公告)日：1995-10-25

申请号：EP95102347.2

申请日：1995-02-20

Applicant: ROCKWELL INTERNATIONAL CORPORATION

Inventor： Hays, Kenneth M.

IPC: H01L21/308

CPC classification number: G01L9/0019 ,  B81C1/00801 ,  B81C2201/0136 ,  B81C2201/014 ,  H03H3/007 ,  Y10S148/012

Abstract: A dissolved wafer micromachining process is modified by providing an etch control seal around the perimeter of a heavily doped micromechanical structure formed on a substrate. The micromechanical structure is fabricated on a wafer using conventional methods including the formation of a trench that surrounds and defines the shape of the micromechanical structure in the substrate. The etch control seal comprises a portion of the substrate in the form of a raised ring extending around the perimeter of the micromechanical structure and its defining trench. Selected raised areas of the heavily doped micromechanical structure and the top of the raised etch control seal are bonded to a second substrate. A selective etch is then used to dissolve the first substrate so that the heavily doped micromechanical structure remains attached to the second substrate only at the bonded areas. The etch control seal reduces exposure of the micromechanical structure and bonded areas to the etch by preventing the etch from contacting the heavily doped structure until the etch leaks through the dissolving floor of the trench. This occurs only during the final stages of the substrate dissolution step, thus minimizing exposure of the micromechanical structure and bonded areas to the damaging effects of the etch. Use of an etch control seal increases design flexibility and improves micromechanical device yield and quality in a dissolved wafer fabrication process.

公开(公告)号：EP0427930A3

公开(公告)日：1992-05-13

申请号：EP90116543.1

申请日：1990-08-29

Applicant: International Business Machines Corporation

Inventor： Bassous, Ernest ,  Blum, Joseph M. ,  Chan, Kevin K. ,  Lamberti, Angela C.

IPC: G03F1/14

CPC classification number: B81C1/00158 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/053 ,  B81C2203/019 ,  G01L9/0042 ,  G03F1/22 ,  Y10S438/977

Abstract: The method of fabrication of a monolithic silicon membrane structure in which the membrane and its supporting framework are constructed from a single ultra thick body of silicon. The fabrication sequence includes the steps of providing a doped membrane layer on the silicon body, forming an apertured mask on the silicon body, and removal of an unwanted silicon region by mechanical grinding and chemical etching to provide a well opening in the silicon body terminating in the doped membrane.

公开(公告)号：TW200932661A

公开(公告)日：2009-08-01

申请号：TW097142305

申请日：2008-11-03

Applicant: 羅伯特博斯奇股份有限公司 ROBERT BOSCH GMBH

Inventor： 法蘭茲 雷梅爾 LAERMER, FRANZ ,  堤諾 福克斯 FUCHS, TINO ,  克麗絲堤娜 萊儂巴哈 LEINENBACH, CHRISTINA

IPC: B81C ,  B81B

CPC classification number: B81C1/00103 ,  B81B2203/0384 ,  B81C2201/0136

Abstract: 一種製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法,其中由一個存在或析出在一矽半導體基材(1)(10)上的SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)藉著將該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)作乾化學式蝕刻而將該微機械構造蝕刻出來,藉著在要蝕刻的SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中鍺比例的變化形成該微機械構造的側壁走勢,其中在要蝕刻得更多的區域有較多的鍺比例,其中該SiGe混合半導體層中的鍺比例利用一種方法改變,此方法由以下之各方法選出:將具有變化之鍺含量的一SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)析出、將鍺加入一個矽半導體層或SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中、將矽加入一鍺半導體層或SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中、及/或藉著將一SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)作熱氧化而調整。

Abstract in simplified Chinese: 一种制造具有浮雕式侧壁走势或可调整之倾斜角度的微机械构造的方法,其中由一个存在或析出在一硅半导体基材(1)(10)上的SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)借着将该SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)作干化学式蚀刻而将该微机械构造蚀刻出来,借着在要蚀刻的SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)中锗比例的变化形成该微机械构造的侧壁走势,其中在要蚀刻得更多的区域有较多的锗比例,其中该SiGe混合半导体层中的锗比例利用一种方法改变,此方法由以下之各方法选出:将具有变化之锗含量的一SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)析出、将锗加入一个硅半导体层或SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)中、将硅加入一锗半导体层或SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)中、及/或借着将一SiGe混合半导体层(3a)(3b)(30)(30a)(30b)(50)作热氧化而调整。

公开(公告)号：TWI221322B

公开(公告)日：2004-09-21

申请号：TW091103430

申请日：2002-02-26

Applicant: 明基電通股份有限公司 BENQ CORPORATION

Inventor： 李英堯 LEE, IN YAO ,  陳志清 CHEN, CHIH CHING

IPC: H01L

CPC classification number: B81C1/0042 ,  B01L3/0241 ,  B41J2/16 ,  B41J2/1629 ,  B41J2/1631 ,  B81B2201/052 ,  B81B2203/0392 ,  B81C1/00595 ,  B81C2201/0136

Abstract: 一種流體噴射裝置製造方法，在設計流體噴射裝置結構時，藉由蝕刻時光罩之圖案設計，使未蝕刻間隔部產生補償幾何形狀，或對未蝕刻間隔部進行離子佈植等方式，以在蝕刻時有效地延長蝕刻時間，使蝕刻後之間隔部接近特定幾何形狀，且流體腔達到足夠的流體腔長度及深度，同時更可進一步避免蝕刻尖角出現的問題，防止於噴射時相鄰該流體腔產生相互干擾(cross talk)之現象，而製造出高精度的流體噴射裝置，並提升其性能及品質。

Abstract in simplified Chinese: 一种流体喷射设备制造方法，在设计流体喷射设备结构时，借由蚀刻时光罩之图案设计，使未蚀刻间隔部产生补偿几何形状，或对未蚀刻间隔部进行离子布植等方式，以在蚀刻时有效地延长蚀刻时间，使蚀刻后之间隔部接近特定几何形状，且流体腔达到足够的流体腔长度及深度，同时更可进一步避免蚀刻尖角出现的问题，防止于喷射时相邻该流体腔产生相互干扰(cross talk)之现象，而制造出高精度的流体喷射设备，并提升其性能及品质。

公开(公告)号：TWI432377B

公开(公告)日：2014-04-01

申请号：TW097142305

申请日：2008-11-03

Applicant: 羅伯特博斯奇股份有限公司 ,  ROBERT BOSCH GMBH

Inventor： 法蘭茲 雷梅爾 ,  LAERMER, FRANZ ,  堤諾 福克斯 ,  FUCHS, TINO ,  克麗絲堤娜 萊儂巴哈 ,  LEINENBACH, CHRISTINA

IPC: B81C1/00 ,  B81B1/00

CPC classification number: B81C1/00103 ,  B81B2203/0384 ,  B81C2201/0136

公开(公告)号：TW201312651A

公开(公告)日：2013-03-16

申请号：TW100132510

申请日：2011-09-09

Applicant: 國立高雄應用科技大學 ,  NATIONAL KAOHSIUNG UNIVERSITY OF APPLIED SCIENCES

Inventor： 陳忠男

IPC: H01L21/3065 ,  H01L27/04

CPC classification number: B81C1/00158 ,  B81C1/00595 ,  B81C2201/0136 ,  H05B3/141

Abstract: 本發明是一種具有懸浮層的單晶矽板製法及其結構及微加熱器，係先準備包含有一晶向為 的單晶矽基板，其表面形成一摻雜層，先對該摻雜層蝕刻形成複數個蝕刻窗口，再進行異向性蝕刻以在單晶矽基板內部形成空穴，該摻雜層對應空穴的區域形成一懸浮層，懸浮層相對兩端上設置電極層即形成微加熱器，其中蝕刻窗口的延伸方向平行於 晶面；藉由該單晶矽基板的單晶結構以及其內部摻雜濃度的不同，使單晶矽基板具有較高的蝕刻選擇比，因此當蝕刻大面積的空穴時，仍可控制懸浮層的厚度。

Abstract in simplified Chinese: 本发明是一种具有悬浮层的单晶硅板制法及其结构及微加热器，系先准备包含有一晶向为<111>的单晶硅基板，其表面形成一掺杂层，先对该掺杂层蚀刻形成复数个蚀刻窗口，再进行异向性蚀刻以在单晶硅基板内部形成空穴，该掺杂层对应空穴的区域形成一悬浮层，悬浮层相对两端上设置电极层即形成微加热器，其中蚀刻窗口的延伸方向平行于<111>晶面；借由该单晶硅基板的单晶结构以及其内部掺杂浓度的不同，使单晶硅基板具有较高的蚀刻选择比，因此当蚀刻大面积的空穴时，仍可控制悬浮层的厚度。

公开(公告)号：TW201135829A

公开(公告)日：2011-10-16

申请号：TW099111450

申请日：2010-04-13

Applicant: 國立台北科技大學

Inventor： 王子建 ,  鄒岳勳

IPC: H01L

CPC classification number: B81C1/00103 ,  B81B2203/0384 ,  B81C1/00571 ,  B81C2201/0136 ,  G02B6/12007 ,  G02B6/136 ,  G02B2006/1204 ,  G02B2006/12045 ,  Y10T428/24479

Abstract: 本發明提出一種製作底切蝕刻微結構的製程方法,此微結構大部份與基板分離,僅以一微小支柱與基板連結。其製作原理是使用離子佈植,在基板表面特定深度位置形成材料結構破壞區,接下來對基板進行蝕刻。在無蝕刻遮罩保護的區域,蝕刻會往深度方向進行,當蝕刻至材料結構破壞區時,由於離子佈植遮罩較蝕刻遮罩小,蝕刻會橫向沿著材料結構破壞區進行,構成一以支柱支撐的微結構。此製程方法可用於鐵電晶體、半導體等材料上,所製作的底切蝕刻微結構可應用於光波導、光電元件和電子元件,對於提昇元件效能、降低元件面積、提昇元件密度有很大的助益。

Abstract in simplified Chinese: 本发明提出一种制作底切蚀刻微结构的制程方法,此微结构大部份与基板分离,仅以一微小支柱与基板链接。其制作原理是使用离子布植,在基板表面特定深度位置形成材料结构破坏区,接下来对基板进行蚀刻。在无蚀刻遮罩保护的区域,蚀刻会往深度方向进行,当蚀刻至材料结构破坏区时,由于离子布植遮罩较蚀刻遮罩小,蚀刻会横向沿着材料结构破坏区进行,构成一以支柱支撑的微结构。此制程方法可用于铁晶体管、半导体等材料上,所制作的底切蚀刻微结构可应用于光波导、光电组件和电子组件,对于提升组件性能、降低组件面积、提升组件密度有很大的助益。