中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

940 records (took 0.023 seconds)

    Capteur de courant et circuit imprimé pour un tel capteur
    231.
    发明公开
    Capteur de courant et circuit imprimé pour un tel capteur 有权
    Stromsensor und Leiterplattefüreinen solchen传感器

    公开(公告)号：EP2568301A1

    公开(公告)日：2013-03-13

    申请号：EP12183231.5

    申请日：2012-09-05

    Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives

    Inventor： Klein, Philippe

    IPC: G01R19/00 ,  H05K1/16 ,  H01F17/00 ,  H01F27/28 ,  H02K3/26 ,  H05K3/46

    CPC classification number: H05K1/165 ,  G01R15/185 ,  H05K1/0239 ,  H05K3/46 ,  H05K2201/086 ,  H05K2201/09263 ,  H05K2201/09672 ,  H05K2201/097

    Abstract: Ce capteur de courant comporte une ou plusieurs lignes (10) de courant disposées parallèlement au plan de couches de métallisation, cette ou ces lignes de courant étant destinées à être alimentées par un ou des courants à mesurer, et dans lequel des spires de bobine (16, 18, 26, 28) de mesure ou d'excitation sont formées par des pistes conductrices, réalisées dans des couches de métallisation respectives, raccordées électriquement les unes aux autres par des plots traversant au moins une couches isolantes pour former une bobine qui s'étend le long d'un axe vertical.

    Abstract translation: 传感器（2）具有包括金属化层的印刷电路（4）。 测量线圈（16,18,26,28）和励磁线圈（36,38,40,42）缠绕在垂直卷绕轴上。 多个电流线被平行于由金属化层限定的平面定位。 这些线路提供有待测量的多个电流。 测量和激励线圈包括由导电轨迹形成并且通​​过焊盘彼此电连接的匝。 焊盘通过电绝缘层以形成沿轴线延伸的线圈。 印刷电路被设计为单层印刷电路或多层印刷电路。 对于电流传感器的印刷电路还包括独立权利要求。

    Bloc électrique de contrôle utilisant la technologie des circuits imprimés pour le conducteur des lignes de puissance
    232.
    发明公开
    Bloc électrique de contrôle utilisant la technologie des circuits imprimés pour le conducteur des lignes de puissance 有权
    其使用印刷电路的技术用于电力线的头电控单元

    公开(公告)号：EP2488003A1

    公开(公告)日：2012-08-15

    申请号：EP12305142.7

    申请日：2012-02-09

    Applicant: HAGER CONTROLS (Société par Actions Simplifiée)

    Inventor： Paillard, Jean-Noël

    IPC: H05K1/02 ,  H01R9/24

    CPC classification number: H05K1/0265 ,  H01R9/2466 ,  H01R12/515 ,  H05K2201/09672 ,  H05K2201/097 ,  H05K2201/10053

    Abstract: La présente invention a pour objet un bloc électrique comprenant au moins deux lignes de puissance dont il contrôle l'état, un circuit de très basse tension pour son pilotage, ainsi que, pour chaque ligne de puissance électrique, d'une part, une première borne (3) de connexion, disposée au niveau d'une première face du bloc électrique, ainsi qu'une deuxième borne (5) de connexion, disposée au niveau d'une deuxième face du bloc électrique, d'autre part, un conducteur (7), s'étendant sensiblement de la première borne (3) à la deuxième borne (5) et participant à mettre en communication électrique la première borne (3) de connexion et la deuxième borne (5) de connexion.
    Ce bloc électrique est caractérisé en ce que le conducteur (7) de chaque ligne de puissance électrique, est sous la forme d'un circuit imprimé, les conducteurs (7) de lignes différentes étant superposées.

    Abstract translation: 该装置具有一个印刷电路板的不同的电力线的载流导体（7），例如 公交线路。 一电源线中的一个的导体的叠加在所述导体的长度的一部分的电力线的另一导体。 该板用作多层印刷电路叠加导电层（11）和绝缘层（9）。 电力线的respectivement导体的轨道重叠，并在导电层，其中，所述轨道由导电材料，例如布置 铜。

    BGA footprint pattern for increasing the number of routing channels per PCB layer
    234.
    发明公开
    BGA footprint pattern for increasing the number of routing channels per PCB layer 审中-公开
    BGA-FußabdruckmusterfüreineerhöhteAnzahl anFührungskanälenpro PCB-Schicht

    公开(公告)号：EP2339901A1

    公开(公告)日：2011-06-29

    申请号：EP10170599.4

    申请日：2010-07-23

    Applicant: Juniper Networks, Inc.

    Inventor： Reynov, Boris ,  Yue, Ping ,  Siddaye, Shreeram ,  Cleveland, John ,  Srinivas, Chebrolu ,  Venkataraman, Srinivas

    IPC: H05K1/11 ,  H05K3/34

    CPC classification number: H05K1/114 ,  H05K2201/09418 ,  H05K2201/097 ,  H05K2201/09709 ,  H05K2201/10734

    Abstract: A printed circuit board (PCB) (200) includes multiple layers and a BGA footprint pattern. The PGA includes multiple first BGA footprint elements (205) arranged in a first column (225), each of the first BGA footprint elements including a first via (220) and a first BGA pad (215). The PCB further includes multiple second BGA footprint elements (210) arranged in a second column (225), each of the second BGA footprint elements including a second via (220) and a second BGA pad (215), where relative spacing and orientation between the first BGA footprint elements and the second BGA footprint elements produce three routing channels (300) per layer of the multiple layers of the PCB for the first and second columns.

    Abstract translation: 印刷电路板（PCB）（200）包括多层和BGA印迹图案。 PGA包括布置在第一列（225）中的多个第一BGA封装元件（205），每个第一BGA封装元件包括第一通孔（220）和第一BGA焊盘（215）。 PCB还包括布置在第二列（225）中的多个第二BGA封装元件（210），每个第二BGA封装元件包括第二通孔（220）和第二BGA焊盘（215），其中相对间隔和 第一个BGA占位面积元素和第二个BGA占位面积元素为第一和第二列的多层PCB生成三个路由通道（300）。

    Multilayer passive circuit topology
    240.
    发明公开
    Multilayer passive circuit topology 有权
    Mehrschichttopologie einer passiven Schaltung

    公开(公告)号：EP2079290A2

    公开(公告)日：2009-07-15

    申请号：EP09150384.7

    申请日：2009-01-12

    Applicant: Northrop Grumman Systems Corporation

    Inventor： Goyette, William R. ,  Winter, Frank B. ,  Johnston, Eric C. ,  Patel, Hardik

    IPC: H05K1/16

    CPC classification number: H05K1/165 ,  H01F17/0013 ,  H01F17/0033 ,  H03H7/0115 ,  H03H2001/0085 ,  H05K1/162 ,  H05K3/429 ,  H05K2201/09672 ,  H05K2201/097

    Abstract: A multilayer passive circuit topology is disclosed. In one embodiment, a multilayer circuit is provided. The multilayer circuit comprises a multilayer inductor comprising a first set of parallel conductive traces formed on a first layer, a second set of parallel conductive traces formed on a second layer spaced apart from the first layer; and a plurality of vias that connect respective parallel conductive traces from the first and second layer to form inductor windings. The multilayer circuit further comprises a multilayer capacitor connected to an end of the inductor by a coupling via, the capacitor comprising a first conductive plate and a second conductive plate being spaced apart from one another and being formed on different layers.

    Abstract translation: 公开了一种多层无源电路拓扑。 在一个实施例中，提供了多层电路。 多层电路包括多层电感器，其包括形成在第一层上的第一组平行导电迹线，形成在与第一层间隔开的第二层上的第二组平行导电迹线; 以及多个通孔，其将来自第一和第二层的相应的平行导电迹线连接以形成电感器绕组。 多层电路还包括通过耦合通孔连接到电感器的端部的多层电容器，该电容器包括彼此间隔开并形成在不同层上的第一导电板和第二导电板。

Patent Agency Ranking