-
Patent Agency Ranking
公开(公告)号：CN107153616B
公开(公告)日：2023-09-08
申请号：CN201710125176.3
申请日：2017-03-03
Applicant: 三星电子株式会社
IPC: G06F12/02 , G06F13/16 , G11C11/406 , G11C16/14 , G11C29/42
Abstract: 一种存储器模块包括存储器阵列、接口和控制器。存储器阵列包括存储器单元的阵列，并且被配置为双列直插存储器模块(DIMM)。DIMM包括多个连接，这些连接已经从标准DIMM引脚分配配置改用以将存储器设备的操作状态连接到主机设备。接口耦合到存储器阵列和DIMM的多个连接以将存储器阵列通过接口连接到主机设备。控制器耦合到存储器阵列和接口，并且控制存储器阵列的至少一个刷新操作、控制存储器阵列的纠错操作、控制存储器阵列的存储器擦除操作并且控制阵列的损耗均衡控制操作，并且控制器与主机设备连接。
-
公开(公告)号：CN107766172A
公开(公告)日：2018-03-06
申请号：CN201710376331.9
申请日：2017-05-25
Applicant: 三星电子株式会社
IPC: G06F11/10
CPC classification number: G06F11/1068 , G06F11/1048 , G11C5/04 , G11C29/42 , G11C29/52 , G06F11/1044
Abstract: 提供了用于DDR SDRAM接口的DRAM辅助纠错机制。一种使用双倍数据速率(DDR)接口来纠正动态随机存取存储器模块(DRAM)的存储器错误的方法包括：使用存储器控制器进行包括多个突发的存储器事务，以将数据从DRAM的数据芯片发送到存储器控制器；使用DRAM的ECC芯片检测一个更或多个错误；使用DRAM的ECC芯片确定具有错误的突发的数量；确定具有错误的突发的数量是否大于阈值数量；确定错误的类型；基于确定的错误的类型来指引存储器控制器，其中，DRAM包括每个存储器通道单个ECC芯片。
-
公开(公告)号：CN107153616A
公开(公告)日：2017-09-12
申请号：CN201710125176.3
申请日：2017-03-03
Applicant: 三星电子株式会社
IPC: G06F12/02 , G06F13/16 , G11C11/406 , G11C16/14 , G11C29/42
CPC classification number: G06F12/023 , G06F12/0246 , G06F13/1668 , G06F2212/7211 , G11C11/406 , G11C16/14 , G11C29/42
Abstract: 一种存储器模块包括存储器阵列、接口和控制器。存储器阵列包括存储器单元的阵列，并且被配置为双列直插存储器模块(DIMM)。DIMM包括多个连接，这些连接已经从标准DIMM引脚分配配置改用以将存储器设备的操作状态连接到主机设备。接口耦合到存储器阵列和DIMM的多个连接以将存储器阵列通过接口连接到主机设备。控制器耦合到存储器阵列和接口，并且控制存储器阵列的至少一个刷新操作、控制存储器阵列的纠错操作、控制存储器阵列的存储器擦除操作并且控制阵列的损耗均衡控制操作，并且控制器与主机设备连接。
-
公开(公告)号：CN101635162B
公开(公告)日：2014-05-21
申请号：CN200910160138.7
申请日：2009-07-24
Applicant: 三星电子株式会社
CPC classification number: G11C5/02 , G11C5/025 , G11C5/04 , G11C8/12 , G11C8/18 , G11C29/14 , H01L23/481 , H01L25/0657 , H01L2224/05001 , H01L2224/05026 , H01L2224/05548 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2924/00014 , H01L2924/15311 , H01L2224/05599 , H01L2224/05099
Abstract: 本发明公开了三维存储模块和系统，其通过将至少一个从芯片堆叠于主芯片上而形成。贯穿主芯片和从芯片中的至少一块芯片而形成贯穿半导体通孔(TSV)。主芯片包括存储核心，以用于存储模块/系统的增加的容量。另外，公开了形成有效配线的三维存储模块/系统的容量组织，以形成三维存储模块/系统的多个存储体、多个存储体组和/或多个存储排。
-
公开(公告)号：CN101635162A
公开(公告)日：2010-01-27
申请号：CN200910160138.7
申请日：2009-07-24
Applicant: 三星电子株式会社
CPC classification number: G11C5/02 , G11C5/025 , G11C5/04 , G11C8/12 , G11C8/18 , G11C29/14 , H01L23/481 , H01L25/0657 , H01L2224/05001 , H01L2224/05026 , H01L2224/05548 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2924/00014 , H01L2924/15311 , H01L2224/05599 , H01L2224/05099
Abstract: 公开了三维存储模块和系统，其通过将至少一个从芯片堆叠于主芯片上而形成。贯穿主芯片和从芯片中的至少一块芯片而形成贯穿半导体通孔(TSV)。主芯片包括存储核心，以用于存储模块/系统的增加的容量。另外，公开了形成有效配线的三维存储模块/系统的容量组织，以形成三维存储模块/系统的多个存储体、多个存储体组和/或多个存储排。
-
-
-
-
Search Results
25
records
(took 0.03 seconds)
