-
公开(公告)号：CN111354712A
公开(公告)日：2020-06-30
申请号：CN201911312513.5
申请日：2019-12-18
Applicant: 三星电子株式会社
Inventor： 朴硕汉
IPC: H01L23/528 , H01L21/768
Abstract: 公开了半导体装置及其制造方法。半导体装置包括底部衬底、底部衬底上的突出结构、突出结构的侧表面和上表面上的多孔膜以及突出结构的侧表面的至少一部分与多孔膜之间的空气间隙。
-
公开(公告)号：CN110970558A
公开(公告)日：2020-04-07
申请号：CN201910433769.5
申请日：2019-05-23
Applicant: 三星电子株式会社
Inventor： 朴硕汉
IPC: H01L49/02 , H01L21/8242
Abstract: 一种制造集成电路器件的方法，包括：在衬底的主表面上形成模塑层。在所述模塑层中形成具有第一内壁的第一孔，所述第一内壁具有第一倾斜角。在所述第一孔中形成第一导电图案。在所述模塑层和所述第一导电图案上形成嵌段共聚物层。通过所述嵌段共聚物层的相分离来形成具有第一域和第二域的自组装层。所述第一域覆盖第一导电图案，所述第二域覆盖所述模塑层。通过移除所述第一域来形成具有第二内壁的第二孔，所述第二内壁具有第二倾斜角。在所述第二孔中形成第二导电图案。
-
公开(公告)号：CN108400130A
公开(公告)日：2018-08-14
申请号：CN201810127428.0
申请日：2018-02-07
Applicant: 三星电子株式会社
IPC: H01L23/535
CPC classification number: H01L27/1104 , H01L21/823807 , H01L27/092 , H01L27/10852 , H01L27/10867 , H01L27/10885 , H01L27/10888 , H01L27/10894 , H01L29/1029 , H01L23/535
Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底，包括单元区、核心区及位于单元区与核心区之间的边界区；边界元件隔离层，位于衬底的边界区中以将单元区与核心区隔开；高介电常数介电层，位于边界元件隔离层的至少一部分及衬底的核心区上；第一逸出功金属图案，包括与边界元件隔离层交叠的第一延伸部，第一逸出功金属图案位于高介电常数介电层上；以及第二逸出功金属图案，包括与边界元件隔离层交叠的第二延伸部，第二逸出功金属图案位于第一逸出功金属图案上，其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
-
公开(公告)号：CN119012690A
公开(公告)日：2024-11-22
申请号：CN202410529061.0
申请日：2024-04-29
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置，包括：衬底，其包括存储器单元阵列区、接触区和连接区；栅电极，其在存储器单元阵列区和连接区上，并在竖直方向上堆叠；有源层，其在存储器单元阵列区上，并在竖直方向上堆叠；以及导电连接图案，其在连接区和接触区上，并在竖直方向上堆叠，其中，有源层中的每一个包括与栅电极竖直地重叠的沟道区，栅电极电连接到导电连接图案，导电连接图案具有台阶结构，该台阶结构包括彼此隔开的台阶区，并且台阶结构具有沿第一方向逐级下降的第一台阶部分和面对第一台阶部分并沿第一方向逐级上升的第二台阶部分。
-
公开(公告)号：CN118678698A
公开(公告)日：2024-09-20
申请号：CN202410189715.X
申请日：2024-02-20
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，其包括：在基板上的外围栅极结构；在外围栅极结构上的第一接合焊盘；在第一接合焊盘上的屏蔽导电图案；位于屏蔽导电图案与第一接合焊盘之间并且接触第一接合焊盘的第二接合焊盘；在屏蔽导电图案上沿第一方向延伸的位线；在所述位线上的有源图案，并且该有源图案包括下表面和上表面以及在第一方向上彼此相反的第一侧壁和第二侧壁，该有源图案的下表面连接到位线；位于有源图案的第一侧壁上并且在第三方向上延伸的字线；以及位于有源图案上的数据存储图案，并且该数据存储图案连接到有源图案的上表面。
-
Patent Agency Ranking
公开(公告)号：CN117881183A
公开(公告)日：2024-04-12
申请号：CN202311198493.X
申请日：2023-09-15
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供一种半导体存储器件。该半导体存储器件包括：衬底；栅电极，在衬底上；位线，在衬底上；单元半导体图案，在栅电极的一侧并且电连接到位线；电容器结构，包括电连接到单元半导体图案的第一电极、第一电极上的第二电极、以及在第一电极与第二电极之间的电容器介电膜；位线跨接线，在第二方向上与位线间隔开并且电连接到位线；位线选择线，在位线与位线跨接线之间；以及选择半导体图案，在位线与位线跨接线之间，并且与位线、位线跨接线和位线选择线全部电连接。
-
公开(公告)号：CN112133751B
公开(公告)日：2024-04-02
申请号：CN202010572227.9
申请日：2020-06-22
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：基板，包括凹陷；第一栅绝缘层，在该凹陷的下部侧壁和底部上，该第一栅绝缘层包括具有滞回特性的绝缘材料；第一栅电极，在该凹陷内且在第一栅绝缘层上；第二栅电极，在该凹陷中接触第一栅电极，该第二栅电极包括与第一栅电极的材料不同的材料；以及杂质区，在基板中且与该凹陷的侧壁相邻，杂质区的底部相对于基板的底部高于第二栅电极的底部。
-
公开(公告)号：CN117715413A
公开(公告)日：2024-03-15
申请号：CN202311163952.0
申请日：2023-09-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括基板、在基板上沿第一方向延伸的位线以及在位线上的有源图案。该半导体器件可以包括在有源图案的一侧旁边在垂直于第一方向的第二方向上延伸跨过位线的背栅电极，以及在有源图案的另一侧旁边在第二方向上延伸的字线。有源图案在第二方向上的长度可以大于位线在第二方向上的长度。
-
公开(公告)号：CN117641900A
公开(公告)日：2024-03-01
申请号：CN202311072951.5
申请日：2023-08-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：衬底；在第一方向上在衬底上延伸的位线；位线上的第一有源图案和第二有源图案；背栅电极，其在第一有源图案和第二有源图案之间并且在垂直于第一方向的第二方向上与位线交叉地延伸；第一字线，其在第一有源图案的一侧在第二方向上延伸；第二字线，其在第二有源图案的另一侧在第二方向上延伸；以及接触图案，其连接至第一有源图案和第二有源图案中的每一个，其中，接触图案顺序地包括外延生长层、掺杂的多晶硅层和硅化物层。
-
公开(公告)号：CN114649333A
公开(公告)日：2022-06-21
申请号：CN202111224245.9
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体元件，包括设置在衬底上的多个半导体结构、第一导电图案、第一杂质区、栅极绝缘图案、第二导电图案以及第二杂质区。每个半导体结构包括具有沿第一方向延伸的线性形状的第一半导体图案和沿竖直方向从第一半导体图案的上表面突出的第二半导体图案。半导体结构沿与第二方向垂直的第一方向彼此间隔开。第一导电图案形成在第一半导体图案之间第一杂质区形成在第一半导体图案中与第二半导体图案的第一侧壁相邻的开口中第一杂质区包括杂质扩散阻挡图案和掺杂有杂质的多晶硅图案。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.031 seconds)
