-
公开(公告)号：CN105975644A
公开(公告)日：2016-09-28
申请号：CN201510454318.1
申请日：2015-07-29
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G03F1/36 , G03F1/70 , G06F17/5068 , G06F17/5081
Abstract: 本发明涉及一种设计半导体集成电路的方法。该方法包括：将半导体集成电路的衬底的设计区分隔为单元块，其中邻近的各单元块之间的距离可以大于或等于由半导体集成电路的设计规则定义的最小距离，以提供分离的单元块；在分离的单元块中设计半导体集成电路的布局；以及对各个分离的单元块中的每一个单独着色。
-
公开(公告)号：CN110943080B
公开(公告)日：2023-11-14
申请号：CN201910609180.6
申请日：2019-07-08
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78
Abstract: 一种半导体器件包括：有源区域，在衬底上沿第一方向延伸；掩埋导电层，在衬底上与有源区域相邻设置并沿第一方向延伸；栅电极，交叉有源区域并沿交叉第一方向的第二方向延伸；源/漏层，在栅电极的一侧设置在有源区域上；栅隔离图案，设置在掩埋导电层上以与栅电极的一端相邻设置，并沿第一方向延伸；以及接触插塞，设置在源/漏层上、电连接到掩埋导电层并与栅隔离图案接触。
-
公开(公告)号：CN117012748A
公开(公告)日：2023-11-07
申请号：CN202310469137.0
申请日：2023-04-26
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/50 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括彼此背对的第一侧和第二侧；电源抽头单元，在基底的第一侧上，位于第一行、与第一行邻近的第二行以及与第二行邻近的第三行中；第一电源轨和第二电源轨，在电源抽头单元上，沿第一方向延伸并且沿第二方向彼此间隔开；以及电力输送网络，在基底的第二侧上。电源抽头单元包括：第一电源贯穿过孔，穿透基底并且从电力输送网络延伸到第一电源轨；以及第二电源贯穿过孔，穿透基底并且从电力输送网络延伸到第二电源轨。
-
公开(公告)号：CN108063157B
公开(公告)日：2023-06-06
申请号：CN201710972455.3
申请日：2017-10-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423
Abstract: 本发明提供一种半导体装置，其包含：第一有源图案，其在衬底的第一区和第二区上在第一方向上延伸；第一虚拟栅极电极，其在第二方向上延伸与第一区和第二区之间的第一有源图案交叉；接触结构，其接触第一虚拟栅极电极并且在第一方向上延伸；以及电力线，其安置在接触结构上并且电连接到接触结构。电力线在第一方向上延伸。当在平面图中查看时接触结构与电力线重叠。本发明的半导体装置的整体面积可以减小并且半导体装置的电气特征可以得到改进。
-
公开(公告)号：CN113035859A
公开(公告)日：2021-06-25
申请号：CN202010925763.2
申请日：2020-09-04
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：具有第一有源区域的衬底；沿第一方向延伸并在第二方向上彼此间隔开的第一有源图案和第二有源图案，并且每一个有源图案具有顺序堆叠的源极图案、沟道图案和漏极图案；第一栅电极和第二栅电极，围绕第一有源图案和第二有源图案的沟道图案并沿第一方向延伸；层间介电层，覆盖第一有源图案和第二有源图案以及第一栅电极和第二栅电极；第一有源接触部，穿透层间介电层并与第一有源图案和第二有源图案之间的第一有源区域耦合；以及第一电力轨，在层间介电层上并电连接到第一有源接触部，第一有源图案和第二有源图案中的每一个包括与第一电力轨竖直地重叠的重叠区域。
-
Patent Agency Ranking
公开(公告)号：CN111146148A
公开(公告)日：2020-05-12
申请号：CN201910897507.4
申请日：2019-09-23
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 公开了一种半导体器件及其制造方法。所述方法包括：在衬底上顺序地堆叠下部牺牲层和上部牺牲层；图案化所述上部牺牲层以形成第一上部牺牲图案和第二上部牺牲图案；分别在所述第一上部牺牲图案的侧壁和所述第二上部牺牲图案的侧壁上形成第一上部间隔物和第二上部间隔物；使用所述第一上部间隔物和所述第二上部间隔物作为蚀刻掩模来图案化所述下部牺牲层，以形成多个下部牺牲图案；在所述多个下部牺牲图案的侧壁上形成多个下部间隔物；以及使用所述多个下部间隔物作为蚀刻掩模来图案化所述衬底。所述第一上部间隔物和所述第二上部间隔物彼此连接。
-
公开(公告)号：CN110797306A
公开(公告)日：2020-02-14
申请号：CN201910331372.5
申请日：2019-04-23
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体器件，包括基板，基板具有沿第二方向交替布置的单元区域和电力区域。栅极结构沿第二方向延伸。栅极结构沿与第二方向垂直的第一方向彼此间隔开。接合层布置在每个栅极结构的两侧。接合层沿第二方向布置，使得每个接合层具有靠近电力区域的平坦部分。切割图案布置在电力区域中。切割图案沿第一方向延伸，使得相邻单元区域中的每个栅极结构和每个接合层通过切割图案彼此分离。
-
公开(公告)号：CN109686737A
公开(公告)日：2019-04-26
申请号：CN201811215341.5
申请日：2018-10-18
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 本公开提供一种半导体装置。所述半导体装置包括衬底、第一栅极结构、第一接触塞及电源轨。衬底包括在第一方向上延伸的第一单元区及第二单元区以及连接到第一单元区及第二单元区的在第二方向上相对的两端中的每一端的电源轨区。第一栅极结构在第二方向上从第一单元区与第二单元区之间的边界区域延伸到电源轨区。第一接触塞形成在电源轨区上且接触第一栅极结构的上表面。电源轨在电源轨区上在第一方向上延伸且电连接到第一接触塞。电源轨通过第一接触塞对第一栅极结构供应关断信号以将第一单元区与第二单元区电绝缘。本公开的半导体装置的相邻的单元区即使在具有高集成度的条件下，也可彼此有效地绝缘。
-
公开(公告)号：CN108172571A
公开(公告)日：2018-06-15
申请号：CN201711283666.2
申请日：2017-12-07
Applicant: 三星电子株式会社
IPC: H01L27/02
CPC classification number: H01L27/0207 , H01L23/5283 , H01L27/105 , H01L27/1104 , H01L27/1116 , H01L27/11807 , H01L2027/11875 , H01L2027/11883 , H03K19/00
Abstract: 一种集成电路(IC)器件包括至少一个标准单元。该至少一个标准单元包括：第一有源区和第二有源区，分别设置在虚设区域的两侧的每个上，第一有源区和第二有源区具有不同的导电类型并在第一方向上延伸；第一栅线和第二栅线，在垂直于第一方向的第二方向上平行于彼此延伸跨过第一有源区和第二有源区；第一旁路互连结构，配置为电连接第一栅线与第二栅线；以及第二旁路互连结构，配置为电连接第二栅线与第一栅线。第一旁路互连结构和第二旁路互连结构包括在第一方向上延伸的下互连层、在第二方向上延伸的上互连层以及接触通路。
-
公开(公告)号：CN105404706A
公开(公告)日：2016-03-16
申请号：CN201510490670.0
申请日：2015-08-11
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F17/5081 , H01L21/0274 , H01L21/31144 , H01L21/76816
Abstract: 公开了分解半导体器件的布局的方法和制造半导体器件的方法。分解半导体器件的布局的方法包括：半导体器件的布局中包括的多边形当中的多个交叉点的多边形可以被确定为复杂多边形，其中在所述多个交叉点中的每个交叉点处至少两条线交叉。第一针脚可以被插入在复杂多边形上的所述多个交叉点之间。可以通过在布局上执行图形划分操作来生成多个分解图形。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.072 seconds)
