-
公开(公告)号：CN109616474A
公开(公告)日：2019-04-12
申请号：CN201811156224.6
申请日：2018-09-26
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11551 , H01L27/11573 , H01L27/11578
Abstract: 提供了半导体存储器件。半导体存储器件包括基板。半导体存储器件包括垂直堆叠在基板上的多个存储单元晶体管。半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的源极区的第一导电线。半导体存储器件包括连接到所述多个存储单元晶体管的多个栅电极的第二导电线。此外，半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的漏极区的数据存储元件。
-
公开(公告)号：CN104037125B
公开(公告)日：2018-09-11
申请号：CN201410076999.8
申请日：2014-03-04
Applicant: 三星电子株式会社
IPC: H01L27/06 , H01L21/683 , H01L21/768 , H01L23/544 , H01L27/146 , H01L23/48 , H01L21/77
Abstract: 本发明提供了半导体器件及其制造方法。制造半导体器件的方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。
-
公开(公告)号：CN107275283A
公开(公告)日：2017-10-20
申请号：CN201710281627.2
申请日：2013-10-18
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/108
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号：CN102800693B
公开(公告)日：2016-08-10
申请号：CN201210165160.2
申请日：2012-05-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/06 , H01L23/488 , H01L27/108 , H01L21/8242
CPC classification number: G11C11/4096 , G11C11/404 , G11C11/4085 , H01L21/823437 , H01L27/10823 , H01L27/10873 , H01L27/10876 , H01L27/10891 , H01L27/10894 , H01L29/41741 , H01L29/4236 , H01L29/66484 , H01L29/66613 , H01L29/66666 , H01L29/7827 , H01L29/7831
Abstract: 本发明提供了一种半导体器件及其形成方法，在该半导体器件中由两个子栅独立地控制一个沟道区以抑制泄漏电流的产生。
-
公开(公告)号：CN102122656A
公开(公告)日：2011-07-13
申请号：CN201010521278.5
申请日：2010-10-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/06 , H01L29/78 , H01L27/10 , H01L27/108
CPC classification number: H01L27/10897 , H01L27/105 , H01L27/10823 , H01L27/10876 , H01L27/10894 , H01L29/0657 , H01L29/42356 , H01L29/66666 , H01L29/7827
Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN109285831B
公开(公告)日：2023-09-05
申请号：CN201810691775.6
申请日：2018-06-28
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；位于所述第二外围电路部上的第二存储器部；以及位于所述第二外围电路部和所述第二存储器部之间的布线部，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，并且所述布线部包括多个线图案，至少一个所述线图案和至少一个所述电容器位于距离所述衬底相同的水平高度处，其中，所述第二存储单元距离所述衬底比所述的至少一个所述电容器高。
-
公开(公告)号：CN109427879A
公开(公告)日：2019-03-05
申请号：CN201811024895.7
申请日：2018-09-04
Applicant: 三星电子株式会社
IPC: H01L29/778 , H01L29/78
Abstract: 提供了包括二维材料的装置，所述装置包括：基底；第一电极，位于基底上；绝缘图案，位于基底上；第二电极，位于绝缘图案的上端上；二维(2D)材料层，位于绝缘图案的侧表面上；栅极绝缘层，覆盖2D材料层；以及栅电极，接触栅极绝缘层。绝缘图案在与基底基本垂直的方向上从第一电极延伸。2D材料层包括与绝缘图案的侧表面基本平行的至少一个原子层的2D材料。
-
公开(公告)号：CN109285857A
公开(公告)日：2019-01-29
申请号：CN201810691309.8
申请日：2018-06-28
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：彼此紧挨着地设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；以及与所述第一存储器部横向地隔开的第二存储器部，所述第二外围电路部和所述第二存储器部彼此紧挨着地设置在所述衬底上，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，其中，所述第二存储单元距离所述衬底比每个所述电容器高。
-
公开(公告)号：CN109256377A
公开(公告)日：2019-01-22
申请号：CN201810769672.7
申请日：2018-07-13
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/108 , H01L45/00
Abstract: 一种半导体器件包括：设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分；以及堆叠在第二周边电路部分上的第二存储部分和布线部分，其中第一存储部分包括多个第一存储单元，第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器，第二存储部分包括多个第二存储单元，第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件，布线部分包括多个线图案，其中线图案和第二存储单元相对于衬底高于电容器。
-
公开(公告)号：CN108133936A
公开(公告)日：2018-06-08
申请号：CN201711234913.X
申请日：2017-11-30
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/22 , G11C11/406 , G11C11/408
CPC classification number: G11C14/0036 , G11C7/10 , G11C11/005 , G11C14/0045 , G11C14/0081 , G11C14/009 , H01L23/528 , H01L27/0207 , H01L27/1052 , H01L27/10814 , H01L27/10823 , H01L27/10829 , H01L27/10852 , H01L27/10876 , H01L27/10885 , H01L27/10891 , H01L27/222 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L29/0847 , H01L29/4236 , H01L43/02 , H01L43/08 , H01L43/12 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/1608 , H01L27/10805 , G11C11/40615 , G11C11/4087
Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.058 seconds)
