半导体器件
    21.
    发明授权

    公开(公告)号:CN109473473B

    公开(公告)日:2024-03-12

    申请号:CN201811041770.5

    申请日:2018-09-07

    Abstract: 本公开提供了半导体器件。一种半导体器件包括:多个第一半导体图案,垂直堆叠在衬底上并彼此垂直间隔开;以及第一栅电极,围绕所述多个第一半导体图案。第一栅电极包括:第一功函数金属图案,在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上;阻挡图案,在第一功函数金属图案上;以及第一电极图案,在阻挡图案上。第一栅电极具有在所述多个第一半导体图案中的相邻的第一半导体图案之间以及在所述多个第一半导体图案中的最下面的第一半导体图案与所述衬底之间的第一部分。阻挡图案包括包含硅的金属氮化物层。阻挡图案和第一电极图案与第一部分间隔开。

    半导体器件
    22.
    发明授权

    公开(公告)号:CN110690287B

    公开(公告)日:2024-02-23

    申请号:CN201910593346.X

    申请日:2019-07-03

    Abstract: 本公开提供了半导体器件。一种半导体器件包括:基板,包括第一有源区域和第二有源区域;第一有源图案和第二有源图案,分别设置在第一有源区域和第二有源区域中;第一栅电极和第二栅电极,分别交叉第一有源图案和第二有源图案;第一栅极绝缘图案,插设在第一有源图案和第一栅电极之间;以及第二栅极绝缘图案,插设在第二有源图案和第二栅电极之间。第一栅极绝缘图案包括第一电介质图案和设置在第一电介质图案上的第一铁电图案。第二栅极绝缘图案包括第二电介质图案。第一有源区域中的晶体管的阈值电压不同于第二有源区域中的晶体管的阈值电压。

    包括凹进的源极/漏极硅化物的半导体器件

    公开(公告)号:CN109427875B

    公开(公告)日:2023-12-26

    申请号:CN201810962227.2

    申请日:2018-08-22

    Abstract: 栅极环绕场效应晶体管器件可包括多个纳米结构,所述纳米结构在衬底上方在场效应晶体管器件的沟道区中彼此间隔开。栅极电极可位于具有所述多个纳米结构的栅极环绕构造中且半导体图案可位于栅极电极的一侧上。半导体图案中的接触沟槽中的接触件与硅化物膜可在所述接触沟槽的侧壁上共形地延伸到沟道区中比所述多个纳米结构中最上纳米结构低的水平高度。

    半导体器件
    26.
    发明授权

    公开(公告)号:CN109545846B

    公开(公告)日:2023-10-03

    申请号:CN201811100712.5

    申请日:2018-09-20

    Abstract: 一种半导体器件,其包括:衬底;在衬底上的第一有源区和第二有源区;与第一有源区交叉的第一凹陷;与第二有源区交叉的第二凹陷;沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物;第一下高k电介质膜,其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料;第二下高k电介质膜,其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料;第一含金属膜,其在第一下高k电介质膜上并包括第三浓度的硅;以及第二含金属膜,其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。

    半导体器件及其制造方法
    27.
    发明授权

    公开(公告)号:CN107799464B

    公开(公告)日:2023-09-08

    申请号:CN201710794636.1

    申请日:2017-09-05

    Abstract: 公开了一种半导体器件及其制造方法。所述半导体器件包括:衬底;在所述衬底上的绝缘层,所述绝缘层中包括有第一沟槽和第二沟槽,所述第二沟槽的深宽比小于所述第一沟槽的深宽比;在第一沟槽和第二沟槽中的阻挡层;在所述第一沟槽和所述第二沟槽中的所述阻挡层上的籽晶层;在籽晶层上并填充在第一沟槽中的第一体层;和在籽晶层上并填充在第二沟槽中的第二体层,其中第二体层的平均晶粒大小大于第一体层的平均晶粒大小。

    半导体器件及其制造方法
    29.
    发明授权

    公开(公告)号:CN106257689B

    公开(公告)日:2021-05-18

    申请号:CN201610424289.9

    申请日:2016-06-15

    Abstract: 一种半导体器件包括穿过衬底的有源图案的栅极结构。所述半导体器件可以包括所述衬底与所述栅电极之间的栅极介电图案。所述栅极结构包括栅电极、所述栅电极上的盖图案以及至少部分地覆盖所述盖图案的一个或多个侧壁的一个或多个低k介电层。所述栅极结构可以包括位于所述栅电极的相对的侧壁处的间隔件以及位于所述盖图案与所述间隔件之间的分离的低k介电层。所述盖图案的宽度可以小于所述栅电极的宽度。所述盖图案具有第一介电常数,并且所述一个或多个低k介电层具有第二介电常数。所述第二介电常数小于所述第一介电常数。所述第二介电常数可以大于或等于1。

    半导体器件及其制造方法
    30.
    发明授权

    公开(公告)号:CN106057872B

    公开(公告)日:2020-08-28

    申请号:CN201610239698.1

    申请日:2016-04-18

    Abstract: 本发明提供了一种包括具有相对窄的宽度和相对小的间距的栅线的半导体器件以及一种制造该半导体器件的方法,所述半导体器件包括:衬底,其具有鳍式有源区;栅极绝缘层,其覆盖鳍式有源区的上表面和侧部;以及栅线,其延伸并且与鳍式有源区交叉同时覆盖鳍式有源区的上表面和两侧,栅线位于栅极绝缘层上,其中在垂直于栅线的延伸方向的剖面中,栅线的上表面的中心部分具有凹进形状。

Patent Agency Ranking