公开(公告)号：CN119230568A

公开(公告)日：2024-12-31

申请号：CN202410248456.3

申请日：2024-03-05

Applicant: 三星电子株式会社

Inventor： 金局泰 ,  金振均 ,  李珉炅

IPC: H01L27/146

Abstract: 提供了一种图像传感器。所述图像传感器包括：基底，包括彼此背对的第一表面和第二表面，其中，基底包括多个像素区域；隔离图案，从第一表面延伸并延伸到基底中，其中，隔离图案位于所述多个像素区域之间；以及抗反射层，位于隔离图案上，其中，隔离图案包括第一器件隔离图案和第二器件隔离图案，第一器件隔离图案接触抗反射层，第二器件隔离图案与抗反射层间隔开，其中，第一器件隔离图案包括第一介电层和导电反射层，导电反射层位于第一介电层上，其中，导电反射层的顶表面和第一介电层的顶表面距基底的第二表面相同的距离。

公开(公告)号：CN118315401A

公开(公告)日：2024-07-09

申请号：CN202410304518.8

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 金局泰 ,  金振均 ,  洪守珍

IPC: H01L27/146

Abstract: 一种图像传感器，包括：半导体基板，具有第一表面和与第一表面相对的第二表面；以及像素隔离膜，在像素沟槽中，从半导体基板的第一表面延伸到半导体基板中，像素隔离膜在半导体基板中限定有源像素，其中像素隔离膜包括：绝缘衬垫，在像素沟槽的内壁上；界面层，在像素沟槽中的绝缘衬垫上，界面层具有第一端和第二端，界面层的第一端比界面层的第二端更靠近第一表面；以及掩埋层，在界面层上并填充像素沟槽的内部，和其中界面层的第一端具有第一宽度，界面层的第二端具有第二宽度，第二宽度比第一宽度大，界面层设置在绝缘层和掩埋层之间。

公开(公告)号：CN117637777A

公开(公告)日：2024-03-01

申请号：CN202310540447.7

申请日：2023-05-12

Applicant: 三星电子株式会社

Inventor： 金局泰 ,  金振均 ,  裵秉择 ,  柳承辉

IPC: H01L27/146

Abstract: 提供了一种图像传感器。所述图像传感器可以包括具有彼此相对的第一表面和第二表面的基底以及在第二表面上的微透镜、在第一表面上的互连线和在基底中的像素隔离部，像素隔离部被构造为使像素彼此隔离而不直接接触。像素隔离部可以包括绝缘隔离图案和导电图案，其中，导电图案与基底间隔开，并且绝缘隔离图案在基底和导电图案之间。导电图案可以包括在绝缘隔离图案的侧表面上顺序布置的第一导电图案、第二导电图案和第三导电图案。

公开(公告)号：CN111009535A

公开(公告)日：2020-04-14

申请号：CN201910891841.9

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 洪贤基 ,  金局泰 ,  金振均 ,  洪守珍

IPC: H01L27/146

Abstract: 提供了图像传感器及其制造方法。图像传感器包括含有多个像素区域的衬底。所述衬底具有第一表面和与第一表面相对的第二表面。所述图像传感器包括从衬底的第二表面向衬底的第一表面延伸并将所述多个像素区域彼此分离的深像素隔离区。所述图像传感器包括邻近所述深像素隔离区的侧壁的非晶区。而且，所述图像传感器包括在所述非晶区与所述深像素隔离区的侧壁之间的电子抑制区。

公开(公告)号：CN103681687B

公开(公告)日：2018-04-27

申请号：CN201310412616.5

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  南泌旭 ,  梁俊圭 ,  李雄 ,  李宇城 ,  金振均 ,  严大弘

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L29/51 ,  H01L29/423 ,  H01L29/04 ,  H01L29/10 ,  H01L29/792

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/1037 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/511 ,  H01L29/7926

Abstract: 提供了一种三维（3D）半导体存储装置和一种制造该三维半导体存储装置的方法，所述装置包括：绝缘层，堆叠在基板上；水平结构，位于绝缘层之间，水平结构分别包括栅电极；竖直结构，贯穿绝缘层和水平结构，竖直结构分别包括半导体柱；以及外延图案，每个外延图案位于基板和每个竖直结构之间，其中，外延图案的最小宽度小于竖直结构中的相对应的竖直结构的宽度。

公开(公告)号：CN101847602A

公开(公告)日：2010-09-29

申请号：CN200911000290.5

申请日：2009-12-31

Applicant: 三星电子株式会社

Inventor： 金振均 ,  李明范 ,  黄棋铉

IPC: H01L21/82 ,  H01L21/28 ,  H01L21/768 ,  H01L27/10

CPC classification number: H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565

Abstract: 本发明涉及一种半导体存储器件以及形成半导体存储器件的方法。该方法可以包括形成在衬底上交替堆叠的绝缘层和单元栅层，通过连续地对单元栅层和绝缘层图案化而形成开口，以及在开口中的单元栅层的侧壁上选择性地形成导电屏蔽。

公开(公告)号：CN1905214A

公开(公告)日：2007-01-31

申请号：CN200610107584.8

申请日：2006-07-27

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  崔定爀 ,  宋在爀 ,  林种光 ,  安宰永 ,  黄棋铉 ,  金振均 ,  金泓奭

IPC: H01L29/788 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8239

Abstract: 一种非易失性存储器件，包括横跨半导体衬底的有源区形成的浮置栅，以及在浮置栅上形成的控制栅电极。在浮置栅和有源区之间形成绝缘图形，使得绝缘图形接触浮置栅的底边缘和侧壁。