公开(公告)号：CN105164322A

公开(公告)日：2015-12-16

申请号：CN201480024728.6

申请日：2014-04-03

Applicant: 住友电气工业株式会社

Inventor： 田中聪 ,  山田俊介 ,  堀井拓 ,  松岛彰 ,  久保田良辅 ,  冲田恭子 ,  西浦隆幸

IPC: C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/161 ,  H01L29/78

CPC classification number: H01L21/02529 ,  C30B25/18 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02378 ,  H01L21/02598 ,  H01L21/02636 ,  H01L21/3065 ,  H01L23/3185 ,  H01L29/045 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种制造碳化硅衬底的方法，包括以下步骤。制备具有第一主表面(80a)、第二主表面(80b)以及第一侧端部(80c)的碳化硅单晶衬底(80)，第二主表面(80b)与第一主表面(80a)相反，第一侧端部(80c)将第一主表面(80a)和第二主表面(80b)彼此连接，第一主表面(80a)的宽度(D)的最大值大于100mm。碳化硅外延层(81)形成为与第一侧端部(80c)、第一主表面(80a)以及第一主表面(80a)和第一侧端部(80c)之间的边界(80d)接触。去除形成为与第一侧端部(80c)和边界(80d)接触的碳化硅外延层(81)。因此，可抑制形成在碳化硅衬底上的二氧化硅层中产生的破裂。

公开(公告)号：CN104995739A

公开(公告)日：2015-10-21

申请号：CN201480008928.2

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  堀井拓 ,  木岛正贵

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L29/4941 ,  H01L21/0485 ,  H01L21/28 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/417 ,  H01L29/45 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(101)，包括碳化硅衬底(10)、主电极(52)、第一阻挡层(70a)以及互连层(60)。主电极(52)直接设置在碳化硅衬底(10)上。第一阻挡层(70a)设置在主电极(52)上且由不包含铝的导电材料制成。互连层(60)设置在第一阻挡层(70a)上，通过第一阻挡层(70a)与主电极(52)隔开，且由包含铝的材料制成。

公开(公告)号：CN102422397B

公开(公告)日：2015-06-17

申请号：CN200980159180.5

申请日：2009-12-25

Applicant: 住友电气工业株式会社

Inventor： 宫崎富仁 ,  木山诚 ,  堀井拓

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/60 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L21/20 ,  H01L21/28575 ,  H01L21/28581 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/452 ,  H01L29/475 ,  H01L29/4958 ,  H01L29/7813 ,  H01L29/872 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05026 ,  H01L2224/05558 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/48724 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/2076

Abstract: 一种半导体器件，提供有：包括GaN的半导体层(1)以及电极。该电极包括：电极主体(6)；连接用电极(8)，其在从半导体层(1)观看时形成在比电极主体(6)更远的位置处并且包括Al；以及阻挡层(7)，其形成在电极主体(6)和连接用电极(8)之间，并且包括选自由W、TiW、WN、TiN、Ta和TaN组成的组中的至少一种材料。阻挡层(7)的表面粗糙度RMS为3.0nm或更小。

公开(公告)号：CN103918062A

公开(公告)日：2014-07-09

申请号：CN201280054324.2

申请日：2012-11-01

Applicant: 住友电气工业株式会社

Inventor： 堀井拓

IPC: H01L21/28 ,  H01L21/20 ,  H01L21/265 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/532 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/66477 ,  H01L21/0485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 用于制造半导体器件的本方法包括：制备衬底(10)的步骤；形成栅极绝缘膜(20)的步骤；形成栅电极(30)的步骤；形成包围栅电极(30)的层间绝缘膜(40)的步骤；形成穿过层间绝缘膜(40)并且暴露衬底(10)的主表面(10A)的接触孔的步骤；形成第一金属膜(51)的步骤，第一金属膜(51)与接触孔的侧壁表面接触，包含Ti和/或Si并且不包含Al；形成与第一金属膜(51)接触并且包含Ti、Al以及Si的第二金属膜(52)的步骤；以及通过加热第一和第二金属膜(51，52)形成包含Ti、Al以及Si的源电极的步骤。

公开(公告)号：CN103608905A

公开(公告)日：2014-02-26

申请号：CN201280028971.6

申请日：2012-06-19

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  增田健良

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068

Abstract: 一种用于制造MOSFET（100）的方法，包括步骤：在有源层（7）上形成栅氧化物膜（91），在该栅氧化物膜（91）上形成栅电极（93），形成与有源层（7）欧姆接触的源接触电极（92），以及在形成源接触电极（92）之后形成由二氧化硅制成的层间绝缘膜（94）以便覆盖栅电极（93）。形成源接触电极（92）的步骤包括形成包含铝的金属层以便接触有源层（7）以及使金属层合金化的步骤。

公开(公告)号：CN103441140A

公开(公告)日：2013-12-11

申请号：CN201310306272.X

申请日：2009-07-23

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  宫崎富仁 ,  木山诚

IPC: H01L29/47 ,  H01L29/872 ,  H01L29/06 ,  H01L29/08 ,  H01L29/20

CPC classification number: H01L29/872 ,  H01L29/0611 ,  H01L29/08 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/475 ,  H01L29/66143

Abstract: 本发明涉及肖特基势垒二极管。所述肖特基势垒二极管包括：GaN层（3）和肖特基电极（4），所述肖特基电极（4）形成在所述GaN层（3）上，其中，使与所述肖特基电极（4）相接触的所述GaN层（3）的区域（3c）的位错密度为1×108cm-2或更小以减小反向泄漏电流，通过使所述肖特基电极（4）中与所述GaN层（3）相接触的部分由Ni或Ni合金构成来增加势垒高度。由于在肖特基势垒二极管反向偏置时，由位错导致的反向泄漏电流小，所以由于肖特基电极的势垒高度增加而可以增强肖特基势垒二极管的耐受电压。

公开(公告)号：CN105453219B

公开(公告)日：2018-03-20

申请号：CN201480043414.0

申请日：2014-06-25

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02694 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02664 ,  H01L21/046 ,  H01L21/047 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7811

Abstract: 一种碳化硅半导体衬底(10)，包括：具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底(1)；形成在主表面(1A)上的外延层(2)；以及形成在基础衬底(1)的与主表面(1A)相反的背侧表面(1B)上的变形抑制层(8)。以此方式，通过变形抑制层(8)最小化衬底的变形(例如在高温处理过程中的翘曲)。这可降低在利用碳化硅半导体衬底(10)执行制造碳化硅半导体器件的方法的制造工艺过程中在碳化硅半导体衬底(10)中发生诸如裂缝的缺陷的风险。

公开(公告)号：CN105453220B

公开(公告)日：2017-11-17

申请号：CN201480043442.2

申请日：2014-06-13

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  久保田良辅 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/02002 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/046 ,  H01L21/047 ,  H01L21/0475 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/31111 ,  H01L29/0619 ,  H01L29/66068 ,  H01L29/7811

Abstract: 一种碳化硅半导体衬底，包括：具有外径不小于100mm的主表面且由单晶碳化硅制成的基础衬底(1)；以及形成在主表面(1A)上的外延层(2)。碳化硅半导体衬底(10)当衬底温度为室温时具有不小于‑100μm且不大于100μm的翘曲量，并且在衬底温度为400℃时具有不小于‑1.5mm且不大于1.5mm的翘曲量。

公开(公告)号：CN104603915B

公开(公告)日：2017-09-22

申请号：CN201380044909.0

申请日：2013-09-10

Applicant: 住友电气工业株式会社

Inventor： 藤本和德 ,  堀井拓 ,  木村真二 ,  木本美津男

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L21/0485 ,  H01L21/049 ,  H01L23/53223 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件(1)，包括：由碳化硅制成的衬底(10)；形成在衬底(10)的表面(10A)上的绝缘膜(20,40)；不含Al的缓冲膜(51)；以及含Al的电极(52)。衬底(10)具有导电区(12)。在半导体器件中，接触孔(80)形成在导电区(12)上方使其延伸通过绝缘膜(20,40)并且暴露衬底(10)的表面(10A)。缓冲膜(51)从接触孔(80)的底表面(80B)起在接触孔(80)的侧壁表面(80A)上向上延伸。电极(52)形成为与接触孔(80)的底表面(80B)上的导电区(12)接触并且形成在绝缘膜(20,40)上，且缓冲膜(51)插入在其间。

公开(公告)号：CN106796886A

公开(公告)日：2017-05-31

申请号：CN201580046055.9

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透 ,  堀井拓 ,  内田光亮

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。