中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

61 records (took 0.029 seconds)

    유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
    24.
    发明公开
    유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터 审中-实审
    介电组合物和包含它的多层陶瓷电容器

    公开(公告)号：KR1020170081986A

    公开(公告)日：2017-07-13

    申请号：KR1020160001076

    申请日：2016-01-05

    Applicant: 삼성전기주식회사

    Inventor： 박재성 ,  김창훈 ,  박윤수 ,  김기한 ,  김두영

    IPC: H01B3/12 ,  H01B3/10 ,  H01G4/12 ,  H01G4/232 ,  H01G4/30

    Abstract: 본발명의일 실시형태에따르면, (Ba,Ti)O계열의강유전체물질을제1 주성분으로, (Ca,Sr)(Zr,Ti)O계열의상유전체물질을제2 주성분으로하며, 상기제1 주성분의몰 분율을 a라하고, 상기제2 주성분의몰 분율을 b라할 때, 0.33≤a/b≤3의조건을만족하고, 상기제2 주성분은조성식 (Ca,Sr)(ZrTi)O로표시되며, 여기서, x는 0.2≤x≤0.8인조건을만족하는및 이를포함하는적층세라믹커패시터를구현할수 있다.

    Abstract translation: 根据本发明的一个实施例，（Ba，Ti）O系列的铁电材料用作第一主要组分，第二主要组分是（Ca，Sr）（Zr，Ti） （Ca，Sr）（ZrTi）O，其中主成分的摩尔分数为a，第二主成分的摩尔分数为b，第二主成分满足0.33≤A/b≤0.5的条件。 其中x是多层陶瓷电容器，其满足表达式0.2×

    적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
    25.
    发明授权
    적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 有权
    多层陶瓷电子元器件及其制造方法相同

    公开(公告)号：KR101701049B1

    公开(公告)日：2017-01-31

    申请号：KR1020150111459

    申请日：2015-08-07

    Applicant: 삼성전기주식회사

    Inventor： 김진성 ,  김창훈 ,  김두영 ,  김태영 ,  윤석현 ,  최재열 ,  박재성

    IPC: H01G4/12 ,  H01G4/005 ,  H01G4/232 ,  H01G4/30

    CPC classification number: H01G4/012 ,  H01G4/12 ,  H01G4/1227 ,  H01G4/224 ,  H01G4/30

    Abstract: 본발명의일 실시형태는복수의유전체층및 복수의내부전극을포함하는커패시터바디, 및상기커패시터바디상에배치되며상기내부전극과전기적으로연결되는외부전극을포함하며, 상기커패시터바디에서, 서로다른극성의내부전극이중첩되어용량을형성하는영역을액티브부, 상기액티브부를제외한영역을마진부로정의할때, 상기마진부는상기액티브부보다첨가제원소의농도가높으며커패시터바디의표면에서액티브영역을향해첨가제원소의농도구배를갖는적층세라믹전자부품. 적층세라믹전자부품을제공한다.

    Abstract translation: 多层陶瓷电子部件包括：电容器主体，包括多个电介质层和多个内部电极; 外部电极设置在电容器本体上并与内部电极电连接，其中电容器主体包括有源区，其中彼此具有不同极性的内部电极彼此重叠以形成电容，并且将边界部分定义为除 活跃区域。 边缘部分中的添加元素的浓度高于有源区域中的添加元素的浓度，并且边缘部分具有从电容器体的表面向有源区域的添加元素的浓度梯度。

    적층 세라믹 전자부품 및 이의 제조방법
    29.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 无效
    层压陶瓷电子部件及其制造方法

    公开(公告)号：KR1020140033750A

    公开(公告)日：2014-03-19

    申请号：KR1020120099993

    申请日：2012-09-10

    Applicant: 삼성전기주식회사

    Inventor： 박재성 ,  심재혁 ,  윤병권 ,  김상혁

    IPC: H01G4/12 ,  H01G4/30

    CPC classification number: H01G4/30 ,  H01G4/0085 ,  H01G4/12 ,  Y10T156/10

    Abstract: The present invention relates to laminated ceramic electronic components including a ceramic main body; first and second inner electrodes facing each other across a dielectric layer in the ceramic main body; and first and second outer electrodes electrically connected to the first and second inner electrodes. When the dielectric layer is divided into three areas in the thickness direction of the ceramic main body, the average diameters of dielectric grains in a center area and upper and lower areas among the three areas are different from each other. Moreover, the thickness of the dielectric layer is T1, and the thickness of the center area is individually T2. The thickness of the upper and lower areas which are adjacent to the first and second inner electrodes is T3 and T4. The laminated ceramic electronic components are satisfied with T2 >= 0.45T1 and T3 + T4

    Abstract translation: 本发明涉及包括陶瓷主体的层叠陶瓷电子部件; 第一和第二内部电极跨过陶瓷主体中的电介质层; 以及电连接到第一和第二内部电极的第一和第二外部电极。 当电介质层在陶瓷主体的厚度方向上分成三个区域时，三个区域中的中心区域和上部和下部区域中的电介质晶粒的平均直径彼此不同。 此外，电介质层的厚度为T1，中心区域的厚度分别为T2。 与第一和第二内部电极相邻的上部和下部区域的厚度为T3和T4。 层叠陶瓷电子元件满足T2> = 0.45T1和T3 + T4 <= 0.55T1。

    적층 세라믹 커패시터
    30.
    发明公开
    적층 세라믹 커패시터 审中-实审
    多层陶瓷电容器

    公开(公告)号：KR1020130049295A

    公开(公告)日：2013-05-14

    申请号：KR1020110114228

    申请日：2011-11-04

    Applicant: 삼성전기주식회사

    Inventor： 서주명 ,  김상혁 ,  김병수 ,  송선기 ,  김준희 ,  박재성

    IPC: H01G4/12 ,  H01G4/30

    CPC classification number: H01G4/12 ,  H01G4/005 ,  H01G4/018 ,  H01G4/30

    Abstract: PURPOSE: A multi layer ceramic capacitor is provided to have low IR fissure generation rate by improving moisture resistance characteristics by preventing decrease in density in a margin part in the multi layer ceramic capacitor by obtaining porosity of a margin part dielectric layer below 10%. CONSTITUTION: A ceramic body(110) is stacked with a plurality of dielectric layers. A plurality of inner electrode layers(121,122) is formed on one dielectric layer. A margin part dielectric layer(113) is formed in a margin part of a dielectric layer where an inner electrode is not formed, and has porosity below 10%. Outer electrodes(131,132) are formed on the outer surface of the ceramic body.

    Abstract translation: 目的：通过获得低于10％的边缘部分电介质层的孔隙率，通过防止多层陶瓷电容器的边缘部分的密度降低，通过改善耐湿性特性，提供了多层陶瓷电容器以具有较低的IR裂缝发生率。 构成：陶瓷体（110）堆叠有多个电介质层。 在一个电介质层上形成多个内电极层（121,122）。 在不形成内部电极的电介质层的边缘部分形成边界部分电介质层（113），其孔隙率低于10％。 在陶瓷体的外表面上形成外电极（131,132）。

Patent Agency Ranking