中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

65 records (took 0.025 seconds)

    적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로기판
    2.
    发明授权
    적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로기판 有权
    一种电路板，其上安装有多层陶瓷电容器和多层陶瓷电容器

    公开(公告)号：KR101792282B1

    公开(公告)日：2017-11-01

    申请号：KR1020120148251

    申请日：2012-12-18

    Applicant: 삼성전기주식회사

    Inventor： 이기용 ,  김상혁 ,  이민곤 ,  강성형 ,  최재열

    IPC: H01G4/12 ,  H01G4/30 ,  H01G2/06

    CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/12 ,  H01G4/232

    Abstract: 본발명의일 실시형태는서로마주보는제1, 제2 주면, 서로마주보는제1, 제2 측면및 서로마주보는제1, 제2 단면을갖는세라믹본체; 서로중첩된영역을가지며, 상기중첩된영역이상기세라믹본체의일면으로노출되는인출부를가지는제1 및제2 내부전극; 상기세라믹본체의일면으로노출된상기인출부의중첩된영역을덮도록형성된절연층; 및상기절연층이형성되는상기세라믹본체의일면에형성되고상기제1 및제2 내부전극과전기적으로연결되는제1 및제2 외부전극; 을포함하며, 상기절연층의상기일면으로부터의두께를 A, 상기제1 및제2 외부전극의상기일면으로부터의두께를 B라고할 때, 1.10≤B/A≤1.30를만족하는적층세라믹커패시터를제공한다.

    Abstract translation: 本发明的一个实施例是陶瓷体，其具有彼此面对的第一和第二主面，彼此面对的第一和第二面以及彼此面对的第一和第二端面; 第一和第二内部电极，具有重叠区域并具有暴露于叠加畴陶瓷体的一个表面的引线部分; 形成为覆盖暴露在陶瓷主体的一个表面上的引线部分的重叠区域的绝缘层; 第一外部电极和第二外部电极，其形成在其上形成有绝缘层并与第一内部电极和第二内部电极电连接的陶瓷主体的一个表面上; 其中，绝缘层的一个表面的厚度为A，第一和第二外部电极的一个表面的厚度为B，满足1.10≤B/A≤1.30。 的。

    적층 세라믹 커패시터 및 그 제조방법
    4.
    发明公开
    적층 세라믹 커패시터 및 그 제조방법 审中-实审
    多层陶瓷电容器及其制造方法

    公开(公告)号：KR1020140040547A

    公开(公告)日：2014-04-03

    申请号：KR1020120107393

    申请日：2012-09-26

    Applicant: 삼성전기주식회사

    Inventor： 강성형

    IPC: H01G4/12 ,  H01G4/30

    CPC classification number: H01G4/30 ,  H01G4/12 ,  H01G4/232 ,  H01G13/00 ,  Y10T156/1052

    Abstract: A multilayer ceramic capacitor according to one embodiment of the present invention includes: a ceramic body which includes a first side and a second side which face each other, and a third cross section and a fourth cross section which connect the first side and the second side; a first internal electrode and a second internal electrode which are formed in the ceramic body and whose ends are exposed to the first side, the second side, and the third cross section or the first side, the second side, and the fourth cross section; a first external electrode and a second external electrode which are formed on the outer side of the ceramic body and are electrically connected to the first internal electrode and the second internal electrode; and a plating layer which is formed on a part of the first and second external electrodes. A polymer layer is additionally formed on a region on which the plating layer is not formed among the upper sides of the first and second external electrodes and the ceramic body.

    Abstract translation: 根据本发明的一个实施方案的层叠陶瓷电容器包括：陶瓷体，其包括彼此面对的第一侧和第二侧;以及第三横截面和第四横截面，其将第一侧和第二侧 ; 第一内部电极和第二内部电极，其形成在陶瓷体中，并且其端部暴露于第一侧面，第二侧面和第三横截面或第一侧面，第二侧面和第四横截面; 第一外部电极和第二外部电极，其形成在陶瓷体的外侧，并与第一内部电极和第二内部电极电连接; 以及形成在第一和第二外部电极的一部分上的镀层。 在第一和第二外部电极和陶瓷体的上侧之间的另外形成有在其上未形成镀层的区域上形成聚合物层。

    칩 소자 고정용 지그
    5.
    发明公开
    칩 소자 고정용 지그 失效
    JIG用于固定芯片设备

    公开(公告)号：KR1020130090157A

    公开(公告)日：2013-08-13

    申请号：KR1020120011267

    申请日：2012-02-03

    Applicant: 삼성전기주식회사

    Inventor： 이경노 ,  최두원 ,  강성형 ,  송민성

    IPC: H01G13/00 ,  H01G4/30

    Abstract: PURPOSE: A jig for fixing a chip element is provided to fix the movable chip element elastically by an elastic body in a plate automatically. CONSTITUTION: A jig (100) for fixing a chip element includes a first jig plate (120) and a second jig plate (140). The first jig plate has at least one first hole (125) in which the chip element is to be inserted. The second jig plate has a second hole (145) corresponding to the first hole, and is comprised to be movable elastically by an elastic body in the first jig plate. The second jig plate is moved elastically by external force so that the chip element is inserted into the first and the second hole, and fixes the chip element between the first hole and the second hole by restoring force of the elastic body when the external force is removed.

    Abstract translation: 目的：提供一种用于固定芯片元件的夹具，用于将可动芯片元件弹性地弹性地固定在板中。 构成：用于固定芯片元件的夹具（100）包括第一夹具板（120）和第二夹具板（140）。 第一夹具板具有至少一个其中插入芯片元件的第一孔（125）。 第二夹具板具有对应于第一孔的第二孔（145），并且被包括为可弹性地弹性地移动到第一夹具板中。 第二夹具板通过外力而弹性地移动，使得芯片元件插入第一孔和第二孔中，并且当外力为...时，通过弹性体的恢复力将芯片元件固定在第一孔和第二孔之间 除去。

    적층형 커패시터
    7.
    发明公开
    적층형 커패시터 有权
    多层电容器

    公开(公告)号：KR1020100074789A

    公开(公告)日：2010-07-02

    申请号：KR1020080133305

    申请日：2008-12-24

    Applicant: 삼성전기주식회사

    Inventor： 강성형 ,  김영태 ,  박재성

    IPC: H01G4/002 ,  H01G4/30

    Abstract: PURPOSE: A laminated capacitor is provided to reduce the noise by reducing the amount of mechanical displacement generated from a laminated capacitor mounted on a main board of driving electronics such as a PDP(Plasma Display Panel) or a LCD(Liquid Crystal Display) in an alternating current operation. CONSTITUTION: A plurality of dielectric layers(100a) is laminated on a capacitor main body. At least one pair of first and second internal electrodes(101, 102) are formed by being alternated with one dielectric layer in-between. The first and second external electrodes are formed on the external surface of the capacitor main body to be connected to the first and second inner electrodes, respectively.

    Abstract translation: 目的：提供层叠电容器，通过减少由安装在驱动电子设备的主板上的层叠电容器产生的机械位移量，例如PDP（等离子体显示面板）或LCD（液晶显示器） 交流运行。 构成：多个电介质层（100a）层压在电容器主体上。 至少一对第一和第二内部电极（101,102）通过与其间的一个介电层交替形成。 第一和第二外部电极分别形成在电容器主体的外表面上，以分别连接到第一和第二内部电极。

    페로브스카이트 구조를 갖는 유전체용 산화물 분말의제조방법 및 적층 세라믹 콘덴서
    8.
    发明授权
    페로브스카이트 구조를 갖는 유전체용 산화물 분말의제조방법 및 적층 세라믹 콘덴서 失效
    使用材料制造钙钛矿结构氧化物粉末以制造电介质和多层陶瓷电容器的方法

    公开(公告)号：KR100616541B1

    公开(公告)日：2006-08-29

    申请号：KR1020040022411

    申请日：2004-03-31

    Applicant: 삼성전기주식회사

    Inventor： 강성형 ,  허강헌 ,  김정욱 ,  서동환

    IPC: C01G23/04

    Abstract: 본 발명은 유전체용 산화물 분말을 제조하는 방법 및 이 방법에 의하여 제조된 산화물 분말을 사용하여 제조된 유전체를 포함하는 적층 세라믹 콘덴서에 관한 것으로서, 고상 합성법에 의하여 입도분포가 좁은 범위를 갖고, OH
    - 기의 함량이 낮고, C/A 축 비가 크고, 그리고 페로브스카이트 구조를 갖는 미립의 유전체용 산화물 분말 및 적층 세라믹 콘덴서를 제공하고자 하는데, 그 목적이 있는 것이다.
    본 발명은 ABO
    3 (A는 원자가가 2인 원소 및 희토류 원소중에서 선택된 1종 또는 2종이상이고, B는 Ti 임) 페로브스카이트 구조의 산화물 분말을 제조하는 방법에 있어서, 상기 A 자리 원소가 1종 또는 2종 이상이 용해된 화합물과 TiO
    2 원료를 습식혼합하여 TiO
    2 슬러리를 제조하고, 건조한 후, 250∼600℃의 온도범위에서 열처리하여 상기 A 자리 원소 함유 산화물이 TiO
    2 입자 표면에 코팅되도록 한 다음, A 자리 원소/Ti 비가 1.000이 되도록 A 자리 원소 함유 산화물을 첨가하여 습식혼합한 후, 건조 및 분쇄한 후, 700∼1200℃의 온도에서 열처리하여 페로브스카이트 구조를 갖는 유전체용 산화물 분말을 제조하는 방법 및 이 방법에 의하여 제조된 산화물 분말을 사용하여 제조된 유전체를 포함하는 적층 세라믹 콘덴서를 그 요지로 한다.
    적층, 세라믹, 콘덴서, 유전체, 페로브스카이트, 고상합성, 산화물

    적층형 세라믹 커패시터
    9.
    发明授权
    적층형 세라믹 커패시터 有权
    多层陶瓷电容器

    公开(公告)号：KR100593930B1

    公开(公告)日：2006-06-30

    申请号：KR1020050010701

    申请日：2005-02-04

    Applicant: 삼성전기주식회사

    Inventor： 박기태 ,  심창훈 ,  채범산 ,  강성형 ,  사토히로키

    IPC: H01G4/30 ,  H01G4/12

    Abstract: 두께 편차를 줄일 수 있고, 기계적 응력에 의한 크랙 발생을 억제할 수 있으며, 기판 내의 실장 공간을 최소화시킬 수 있는 내장용 적층형 세라믹 커패시터가 제공된다. 본 발명에 따른 적층형 세라믹 커패시터는, 복수의 유전체층이 적층되어 형성된 커패시터 본체와; 상기 커패시터 본체 내에서 상기 복수의 유전체층 상에 형성되며, 각각 상기 커패시터 본체의 상면 및 하면으로 연장된 리드부를 갖고, 실장면에 수직으로 배치된 복수의 제1 내부 전극 및 제2 내부 전극과; 상기 커패시터 본체의 상면 또는 하면 상에 각각 형성되어 상기 리드부를 통해 상기 내부 전극에 각각 연결된 복수의 외부 전극을 포함하며, 상기 커패시터 본체의 측면에는 외부 전극이 형성되어 있지 않고, 상기 외부 전극은 상기 커패시터 본체의 폭보다 작은 폭을 갖는다.
    적층형 세라믹 커패시터, 임베디드 커패시터

    Abstract translation: 提供了一种内置的多层陶瓷电容器，其能够减小厚度偏差，抑制由机械应力引起的裂纹的发生，并且使基板中的安装空间最小化。 根据本发明的多层陶瓷电容器包括：通过堆叠多个介电层形成的电容器主体; 多个第一内部电极和第二内部电极，形成在电容器本体中的多个介电层上，第一内部电极和第二内部电极中的每一个具有分别延伸到电容器本体的上表面和下表面的引线部分; 以及多个外部电极，其分别形成在电容器主体的上表面或下表面上并通过引线部分与内部电极连接，其中外部电极不形成在电容器主体的侧表面上， 并且宽度小于主体的宽度。

Patent Agency Ranking