公开(公告)号：KR1020080010612A

公开(公告)日：2008-01-31

申请号：KR1020060070860

申请日：2006-07-27

Applicant: 삼성전자주식회사

Inventor： 김현진 ,  남석현 ,  김희태 ,  윤상혁 ,  김경민 ,  왕민정

IPC: H01J61/30 ,  G02F1/13357

Abstract: A fluorescent lamp and a liquid crystal display having the same are provided to suppress cracks and damage of a glass tube by improving a sealing part of an electrode lead. A fluorescent lamp includes a glass tube(110), a pair of electrodes(131), and a pair of electrode leads. A fluorescent material(120) is coated on an inner surface of glass tube. An internal space of glass tube is filled with discharge gas. The electrodes are arranged at both ends of the glass tube. The electrode leads are coupled with both ends of the glass tube. A sealing part as a center region of the electrode lead has a large periphery in comparison with a connective part as both end regions of the electrode lead. The sealing part is inserted into the glass tube. The connective part of the electrode lead is a bar-shaped structure.

Abstract translation: 提供一种荧光灯及其液晶显示器，通过改善电极引线的密封部分来抑制玻璃管的裂纹和损坏。 荧光灯包括玻璃管（110），一对电极（131）和一对电极引线。 荧光材料（120）涂覆在玻璃管的内表面上。 玻璃管的内部空间充满放电气体。 电极布置在玻璃管的两端。 电极引线与玻璃管的两端相连。 与作为电极引线的两个端部区域的连接部分相比，作为电极引线的中心区域的密封部分具有大的周边。 密封部分插入玻璃管中。 电极引线的连接部分是棒状结构。

公开(公告)号：KR1020070099993A

公开(公告)日：2007-10-10

申请号：KR1020060031485

申请日：2006-04-06

Applicant: 삼성전자주식회사

Inventor： 김경민 ,  김광동

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/02271 ,  H01L21/02337 ,  H01L21/321

Abstract: A method for fabricating a capacitor of semiconductor device is provided to effectively remove impurities when forming a conductive film for an upper electrode with a high RF power by a heat treatment. A method for fabricating a capacitor of semiconductor device includes the steps of: forming a conductive film for a lower electrode on a semiconductor substrate(S10); forming a dielectric layer made with a high-k material on the conductive film for the lower electrode(S20); forming a first upper metal nitride film on a conductive film for a lower electrode(S30); performing a heat treatment using ammonia gas(S40); forming a second metal nitride film(S50); performing nitrogen and hydrogen plasma treatment at least twice for removing impurities(S60); and forming a buffer layer for protecting the conductive film for an upper electrode(S70).

Abstract translation: 提供一种制造半导体器件的电容器的方法，用于通过热处理形成具有高RF功率的上电极用导电膜时有效地去除杂质。 一种制造半导体器件的电容器的方法包括以下步骤：在半导体衬底上形成用于下电极的导电膜（S10）; 在所述下电极用导电膜上形成由高k材料制成的电介质层（S20）; 在下电极用导电膜上形成第一上金属氮化物膜（S30）; 使用氨气进行热处理（S40）; 形成第二金属氮化物膜（S50）; 进行氮和氢等离子体处理至少两次以除去杂质（S60）; 并形成用于保护上电极用导电膜的缓冲层（S70）。

公开(公告)号：KR1020070093189A

公开(公告)日：2007-09-18

申请号：KR1020060022995

申请日：2006-03-13

Applicant: 삼성전자주식회사

Inventor： 김경민 ,  신동룡

IPC: H01L27/04 ,  H01L21/205

CPC classification number: H01L28/91 ,  H01L21/02068 ,  H01L21/31116 ,  H01L21/321

Abstract: A method for forming a lower metal electrode of an MIM capacitor is provided to reduce remarkably the generation of defects at the lower metal electrode in an ashing process by performing a heat treatment on a substrate with the lower metal electrode before forming a dielectric film. A semiconductor substrate(11) having a storage node hole(23) is provided. A conductive layer for a lower metal electrode and a buffer insulating layer are sequentially formed on the substrate. A lower metal electrode(26) is formed in the storage node hole by etching selectively the buffer insulating layer and the conductive layer. The buffer insulating layer is removed from the resultant structure by performing an ashing process on the substrate with the lower metal electrode. A cleaning process is performed on the resultant structure. A heat treatment is performed on the resultant structure.

Abstract translation: 提供了形成MIM电容器的下部金属电极的方法，通过在形成电介质膜之前通过在具有下部金属电极的基板上进行热处理，在灰化处理中显着降低下部金属电极的缺陷的产生。 提供具有存储节点孔（23）的半导体衬底（11）。 用于下部金属电极和缓冲绝缘层的导电层依次形成在基板上。 通过选择性地蚀刻缓冲绝缘层和导电层，在存储节点孔中形成下部金属电极（26）。 通过在具有下部金属电极的基板上进行灰化处理，从所得到的结构中去除缓冲绝缘层。 对所得结构进行清洁处理。 对所得结构进行热处理。

公开(公告)号：KR100695887B1

公开(公告)日：2007-03-20

申请号：KR1020040103523

申请日：2004-12-09

Applicant: 삼성전자주식회사

Inventor： 김경민 ,  김동준 ,  김병동

IPC: H01L27/04

CPC classification number: H01L21/31645 ,  C23C16/34 ,  C23C16/56 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/76843 ,  H01L21/76864 ,  H01L27/0688 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명의 티타늄질화막 형성 방법은 금속유기물을 소오스 가스로 사용하는 금속유기 화학적기상증착법으로 티타늄질화막을 증착 한 후 고온에서 급속열처리를 진행하는 것을 포함하며, 상기 급속열처리 중에 증착된 티타늄질화막으로부터 불순물이 제거되고 뭉침현상이 발생하여 궁극적으로 형성되는 티타늄질화막은 불순물이 없고 급속열처리 전에 비해서 증가된 표면적을 갖는다. 이 같이 표면적이 증가된 티타늄질화막은 금속-절연체-금속 커패시터의 하부전극으로 유용하게 사용될 수 있다.
티타늄질화막, MOCVD, 급속열처리, MIM 커패시터

公开(公告)号：KR1020060090005A

公开(公告)日：2006-08-10

申请号：KR1020050010828

申请日：2005-02-04

Applicant: 삼성전자주식회사

Inventor： 김민성 ,  김경민

IPC: H01L27/115

CPC classification number: H01L29/66825 ,  H01L21/0223 ,  H01L21/28185 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792

Abstract: 비휘발성 메모리 소자의 제조방법들을 제공한다. 이 방법들은 반도체 기판의 소정영역에 소자분리막을 형성하여 활성영역을 한정하는 것을 구비한다. 상기 활성영역 상에 터널 절연막을 형성한다. 상기 터널 절연막 상에 상기 활성영역을 덮고 상기 소자분리막을 노출시키는 부유게이트 패턴을 형성한다. 상기 부유게이트 패턴 상에 실리콘 옥시나이트라이드막을 형성한다. 상기 실리콘 옥시나이트라이드막을 갖는 기판 상에 실리콘 산화막 및 제어게이트 전극막을 차례로 형성한다. 상기 제어게이트 전극막, 상기 실리콘 산화막, 상기 실리콘 옥시나이트라이드막, 상기 부유게이트 패턴을 연속적으로 패터닝하여 상기 활성영역의 상부를 가로지르는 제어게이트 전극, 상기 제어게이트 전극 및 상기 활성영역 사이에 개재된 부유게이트, 및 상기 부유게이트 및 상기 제어게이트 전극 사이에 개재되고 차례로 적층된 실리콘 옥시나이트라이드막 패턴 및 실리콘 산화막 패턴으로 이루어진 게이트 층간절연막을 형성한다. 상기 제조방법에 의해 제조된 메모리 소자들 또한 제공한다.
부유게이트, 게이트 층간절연막, 실리콘 옥시나이트라이드막, 실리콘 산화막, 제어게이트 전극

公开(公告)号：KR100593752B1

公开(公告)日：2006-06-28

申请号：KR1020050004733

申请日：2005-01-18

Applicant: 삼성전자주식회사

Inventor： 김경민 ,  박상규 ,  김상운 ,  김재환

IPC: H01L21/469

公开(公告)号：KR1019920020665A

公开(公告)日：1992-11-21

申请号：KR1019910005665

申请日：1991-04-09

Applicant: 삼성전자주식회사

Inventor： 김경민

IPC: H01L21/66

Abstract: 내용 없음

公开(公告)号：KR1020210008882A

公开(公告)日：2021-01-25

申请号：KR1020210000601

申请日：2021-01-05

Applicant: 삼성전자주식회사

Inventor： 이영규 ,  강태성 ,  김경민 ,  원복연 ,  장성호

IPC: H01L27/108 ,  H01L27/02 ,  G11C8/08

Abstract: 본발명은반도체메모리장치에관한것으로, 좀더 구체적으로, 성능및 신뢰성이향상된반도체메모리장치를제공하는것이다. 본발명의반도체메모리장치는, 서브워드라인드라이버(sub word line driver)를포함하는반도체메모리장치에있어서, 서브워드라인드라이버는액티브영역, 액티브영역상에, 제1 방향으로연장되고, 제1 방향과다른제2 방향으로이격되는제1 및제2 게이트구조체, 액티브영역상에, 제1 및제2 게이트구조체사이에배치되는제3 게이트구조체, 및제1 게이트구조체및 제2 게이트구조체사이에배치되고, 액티브영역과연결된제1 드레인컨택을포함하고, 제1 게이트구조체는제1 내지제3 부분을포함하고, 제1 게이트구조체의제2 부분은제1 게이트구조체의제1 부분및 제1 게이트구조체의제3 부분을연결하고, 제1 게이트구조체의제1 부분의제2 방향으로의폭은제1 게이트구조체의제2 부분의제2 방향으로의폭보다크고, 제1 드레인컨택의적어도일부는제1 게이트구조체의제1 부분과제2 방향으로오버랩된다.

公开(公告)号：KR101929941B1

公开(公告)日：2018-12-18

申请号：KR1020120087993

申请日：2012-08-10

Applicant: 삼성전자주식회사

Inventor： 김경민 ,  김영배 ,  김창정 ,  김성호 ,  김세진 ,  이승렬 ,  장만 ,  조은주

IPC: H01L27/115 ,  H01L21/8247

Abstract: 저항 변화 물질 소자 및 이를 적용한 디바이스가 개시된다. 개시된 저항 변화 물질 소자는, 제1및 제2전극 사이에 위치되는 저항 변화 물질층을 구비한다. 제1및 제2전극 중 어느 한 전극과 저항 변화 물질층 사이에는 자가 정류층이 마련된다.

公开(公告)号：KR101710109B1

公开(公告)日：2017-02-27

申请号：KR1020100102336

申请日：2010-10-20

Applicant: 삼성전자주식회사

Inventor： 김진우 ,  함석헌 ,  김경민 ,  임용

IPC: H03M1/12 ,  H03M1/00 ,  H03M1/56 ,  H04N5/372 ,  H04N5/378

CPC classification number: H03M1/002 ,  H03M1/123 ,  H03M1/56 ,  H04N5/37213 ,  H04N5/378

Abstract: 본발명에따른아날로그디지털컨버터는각각의컬럼라인을따라입력되는복수의픽셀신호들과램프신호를비교하여그 비교결과신호들을각각의컬럼라인으로출력하는비교블록; 및상기각각의컬럼라인단위로, 제1 카운트구간이기준구간이하인지가판단되고, 판단결과, 상기제1 카운트구간이기준구간이하이면, 제1 카운트구간의클럭을카운트하고, 상기제1 카운트구간이기준구간이하가아니면, 제2 카운트구간의클럭을카운트하는카운터블록을포함한다.

Abstract translation: 图像传感器内的模数转换器（ADC）包括将斜坡信号与图像信号进行比较的比较器，以及通过在计数间隔期间对时钟进行计数来产生响应比较的计数结果的计数器。 ADC确定计数器的第一计数间隔是否小于参考间隔，并且如果第一计数间隔小于参考间隔，则计数间隔是第一计数间隔，否则计数间隔是第二计数间隔。