-
公开(公告)号：KR100415190B1
公开(公告)日：2004-03-26
申请号：KR1019970027037
申请日：1997-06-25
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L21/31
Abstract: PURPOSE: An RF semiconductor device and a fabricating method thereof are provided to minimize capacitance of a parasitic capacitor by widening a gap between a metal pattern and a semiconductor substrate. CONSTITUTION: An RF semiconductor device includes a trench, an insulating layer, a plurality of oxide layers, a plurality of interlayer dielectrics, and a passive element. The trench is formed within a semiconductor substrate(101). The insulating layer(108) is formed within the trench. The oxide layers(102,109) are formed on the insulating layer. The interlayer dielectrics(110,112) are formed on the oxide layers. The passive element is formed on the interlayer dielectrics. The depth of the trench is 1 to 5 micrometers.
-
公开(公告)号：KR100192980B1
公开(公告)日：1999-06-15
申请号：KR1019960053329
申请日：1996-11-11
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L21/328 , H01L21/8222
Abstract: 베이스 전극 구조를 개선한 고속 바이폴라 트랜지스터가 개시되어 있다.
본 발명은 실리콘 기판의 액티브 영역에 형성된 콜렉터층과, 상기 콜렉터층에 접속된 콜렉터전극과, 상기 콜렉터층의 표면 영역에 형성된 저농도 베이스층과, 상기 저농도 베이스층을 둘러싸는 고농도 베이스층과, 상기 고농도 베이스층에 접속된 베이스전극과, 상기 저농도 베이스층의 표면 영역에 접합된 에미터층과, 상기 에미터층에 접속된 에미터전극으로 이루어진 바이폴라 트랜지스터에 있어서, 상기 베이스전극은 상기 고농도 베이스층에 접속되는 금속실리사이드층과, 상기 금속실리사이드층에 접속된 폴리실리콘층으로 이루어진 것을 특징으로 한다.
따라서, 본 발명은 베이스 저항과 베이스 접합용량이 감소하여 바이폴라 트랜지스터의 동작속도를 향상시키는 효과가 있다.-
公开(公告)号：KR1019990003213A
公开(公告)日：1999-01-15
申请号：KR1019970027037
申请日：1997-06-25
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L21/31
Abstract: 본 발명의 고주파 반도체 소자는, 반도체 기판 내에 트랜치를 형성하고 그 내부에 불순물이 도핑되지 않은 실리콘을 채움으로써 캐패시터의 양 도전판으로 제공되는 금속패턴과 상기 반도체 기판 간의 간격을 넓게 하여 상기 반도체 기판과 하부의 금속패턴간에 존재하는 기생기패시터의 용량을 최소화함으로써 Q값의 저하를 방지할 수 있다.
-
公开(公告)号：KR100157119B1
公开(公告)日：1998-10-15
申请号：KR1019950065745
申请日：1995-12-29
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L27/04
Abstract: 확산층 상에 커패시터의 하부 플레이트 전극이 형성된 반도체 장치에 관하여 개시한다. 본 발명은 반도체 기판에 하부 플레이트 전극, 유전체막 및 상부 플레이트 전극으로 구성된 커패시터를 갖는 반도체 장치에 있어서, 상기 하부 플레이트 전극은 상기 반도체 기판에 형성된 불순물 확산층 상에 형성되어 있는 것을 특징으로 하는 반도체 장치를 제공한다. 본 발명의 반도체 장치는 커패시터의 하부 플레이트 전극을 불순물이 도핑된 액티브 지역에 형성함으로써 플레이트 전극의 저항을 낮출 수 있어 커패시터의 AC특성을 향상시킬 수 있다.
-
公开(公告)号：KR1019980046574A
公开(公告)日：1998-09-15
申请号：KR1019960064933
申请日：1996-12-12
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L21/28
Abstract: 본 발명은 폴리실리콘 레지스터의 재현성을 향상시킬 수 있는 반도체 장치의 제조 방법에 관한 것으로, 반도체기판상에 활성 영역과 비활성 영역을 정의하여 필드산화막을 형성하는 공정과; 상기 필드산화막을 포함하여 상기 반도체기판상에 제 1 절연막, 제 1 도전막, 그리고 제 2 도전막을 순차적으로 형성하는 공정과; 상기 제 1 및 제 2 도전막을 식각하여 게이트 전극용 제 1 및 제 2 도전막 패턴을 형성하는 공정과; 상기 게이트 전극용 제 1 및 제 2 도전막 패턴을 포함하여 상기 반도체기판상에 제 2 절연막을 형성하는 공정과; 상기 제 2 절연막상에 제 2 도전막을 형성하는 공정과; 상기 제 2 도전막상에 폴리실리콘 레지스터가 형성될 영역을 정의하여 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제 2 도전막 패턴의 상부 및 상기 필드산화막의 표면이 노출되도록 상기 제 2 도전막, 제 2 절연막, 그리고 상기 제 1 절연막을 순차적으로 식각하는 공정을 포함한다. 이와 같은 방법에 의해서, 후속 산화 및 침적 공정에 의한 폴리실리콘 레지스터의 산포가 증가되는 것을 방지할 수 있고, 따라서, 반도체 장치의 동작 특성을 최적화할 수 있다.
-
Patent Agency Ranking
-
-
公开(公告)号：KR1020040051666A
公开(公告)日：2004-06-19
申请号：KR1020020078615
申请日：2002-12-11
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L21/328
Abstract: PURPOSE: A bipolar transistor and a manufacturing method thereof are provided to be capable of reducing the base region resistance of the bipolar transistor and preventing the generation of parasitic capacitance between a base and collector for improving the operation speed of a device. CONSTITUTION: The first insulating layer(204) is formed on a semiconductor substrate(200). A base compound semiconductor layer(206) is formed on the resultant structure for being overlapped with the first insulating layer. The second insulating layer(208) is formed on the base compound semiconductor layer. The first conductive layer(210) and the third insulating layer(212) are sequentially formed on the resultant structure. An emitter contact hole is formed by selectively removing the first conductive layer, and the third and second insulating layer. A spacer(214) is formed at both sidewalls of the emitter contact hole. An emitter electrode(216) is formed in the emitter contact hole. An ion diffusion layer(218) is formed at the edge portion of the base compound semiconductor layer by diffusing the ions of the first conductive layer into the base compound semiconductor layer using a heat treatment.
Abstract translation: 目的：提供双极晶体管及其制造方法，以能够降低双极晶体管的基极区电阻，并防止在基极与集电极之间产生寄生电容，以提高器件的工作速度。 构成：第一绝缘层（204）形成在半导体衬底（200）上。 在所得结构上形成与第一绝缘层重叠的基础化合物半导体层（206）。 第二绝缘层（208）形成在基础化合物半导体层上。 第一导电层（210）和第三绝缘层（212）依次形成在所得结构上。 通过选择性地去除第一导电层以及第三绝缘层和第二绝缘层来形成发射极接触孔。 在发射极接触孔的两个侧壁处形成间隔物（214）。 在发射极接触孔中形成发射极（216）。 通过使用热处理将第一导电层的离子扩散到基础化合物半导体层中，在基底化合物半导体层的边缘部分形成离子扩散层（218）。
-
公开(公告)号：KR1020030047513A
公开(公告)日：2003-06-18
申请号：KR1020010078161
申请日：2001-12-11
Applicant: 삼성전자주식회사
IPC: H01L29/735
Abstract: PURPOSE: A bipolar device and a method for manufacturing the same are provided to be capable of minimizing the resistance between an Si emitter layer and an Si base layer, and improving current gain and operating speed by reducing the distance between the Si emitter and base layer. CONSTITUTION: An Si emitter layer(210e) is located on an SiGe base layer(208). An Si base layer(210b) is located at both sides of the Si emitter layer. An emitter electrode(226) and a base electrode(218) are connected with the Si emitter and base layer, respectively. An isolating layer(224) is located between the emitter and base electrode. At this time, the lower portion of the emitter electrode is extended to the lateral direction, so that the base electrode is overlapped at the upper portion of the extended emitter electrode and the entire lower surface of the emitter electrode contacts with the Si emitter layer.
Abstract translation: 目的：提供一种双极型器件及其制造方法，其能够使Si发射极层和Si基极层之间的电阻最小化，并且通过减小Si发射极和基极层之间的距离来改善电流增益和操作速度 。 构成：Si发射极层（210e）位于SiGe基极层（208）上。 Si基底层（210b）位于Si发射极层的两侧。 发射极（226）和基极（218）分别与Si发射极和基极层连接。 隔离层（224）位于发射极和基极之间。 此时，发射电极的下部向横向延伸，使得基极在扩展的发射电极的上部重叠，并且发射电极的整个下表面与Si发射极层接触。
-
公开(公告)号：KR1020030045941A
公开(公告)日：2003-06-12
申请号：KR1020010075870
申请日：2001-12-03
Applicant: 삼성전자주식회사
IPC: H01L29/08
Abstract: PURPOSE: A bipolar device and a fabricating method thereof are provided to increase a gain of the current and enhance an operating speed by lowering a resistance between an emitter layer and a base layer of the bipolar device. CONSTITUTION: A SiGe base layer(208) is formed on a Si collector layer(204). An intrinsic silicon layer(210) is formed on the SiGe base layer. A Si emitter layer is formed within the intrinsic silicon layer, being connected to the SiGe base layer. An Si base layer(210b) is formed within the intrinsic silicon layer of both sides of the Si emitter layer, being connected to the SiGe base layer. An emitter electrode and a base electrode are formed on the Si emitter layer and the Si base layer, respectively. An insulating layer pattern is inserted between the emitter electrode and the base electrode.
Abstract translation: 目的：提供双极器件及其制造方法以通过降低双极器件的发射极层和基极层之间的电阻来增加电流的增益并提高操作速度。 构成：在Si集电极层（204）上形成SiGe基层（208）。 本征硅层（210）形成在SiGe基层上。 在本征硅层内形成Si发射极层，连接到SiGe基极层。 Si基底层（210b）形成在Si发射极层的两侧的本征硅层内，与SiGe基极层相连。 分别在Si发射极层和Si基极层上形成发射电极和基极。 在发射电极和基极之间插入绝缘层图案。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.022 seconds)
