-
公开(公告)号：KR100819001B1
公开(公告)日：2008-04-02
申请号：KR1020060103024
申请日：2006-10-23
Applicant: 삼성전자주식회사
Inventor： 김대익
IPC: H01L27/108 , H01L21/28
CPC classification number: H01L27/0207 , H01L21/76804 , H01L21/76885 , H01L21/76895 , H01L21/76897 , H01L27/10855 , H01L27/10888
Abstract: A semiconductor device and a fabricating method thereof are provided to improve an electric defective by ensuring a spacial margin of a contact pad for a bitline and a contact pad for a storage node. A first interlayer dielectric(110) is formed on a semiconductor substrate(100), and a contact pad spacer(120) is formed on the first interlayer dielectric. Contact pads(114a) made of a nitride layer are formed in the first interlayer dielectric and the contact pad spacer. A cross section of the contact pad which is formed in the contact pad spacer is equal to or shallower than that of the contact pad which is formed at an interface between the contact pad spacer and the first interlayer dielectric.
Abstract translation: 提供半导体器件及其制造方法，通过确保用于存储节点的位线接触焊盘和接触焊盘的空间裕度来改善电缺陷。 第一层间电介质（110）形成在半导体衬底（100）上，并且在第一层间电介质上形成接触垫间隔物（120）。 在第一层间电介质和接触垫间隔件中形成由氮化物层制成的接触焊盘（114a）。 形成在接触垫间隔件中的接触垫的横截面等于或浅于在接触垫间隔件和第一层间电介质之间的界面处形成的接触焊盘的横截面。
-
公开(公告)号：KR1020050063608A
公开(公告)日：2005-06-28
申请号：KR1020030095026
申请日：2003-12-22
Applicant: 한국전자통신연구원 , 삼성전자주식회사 , 주식회사 케이티 , 에스케이브로드밴드주식회사 , 주식회사 케이티프리텔 , 에스케이텔레콤 주식회사
IPC: H04L12/24
CPC classification number: H04L41/0654 , H04L63/0892 , H04L69/24
Abstract: 본 발명은 다이어미터 베이스 프로토콜(Diameter Base Protocol)의 상대 노드 상태 관리 방법에 관한 것이다.
본 발명에서는, 상대 노드와 연결이 설정되면, 연결 설정된 상대 노드를 단일 상태로 통합하여 관리하며, 연결 설정된 상대 노드에 에러가 발생하면, 발생한 에러를 복구하여 관리한다. 또한, 연결 설정된 상대 노드로부터 연결 해제를 통보받거나 타임 아웃이 발생하면, 상대 노드와의 연결을 해제한 후, 상대 노드의 상태를 닫힘(Closed) 상태로 천이시키며, 상태 천이시킨 상대 노드와의 재 연결시, 재 연결(reconnect) 플래그 값을 이용하여 상대 노드의 에러 복구를 위해 점검하는 재열림(Reopen) 상태로 천이할지 또는 정상적인 초기 연결을 위한 CER 대기(Wait-Capabilities- Exchange-Request) 상태로 천이할지를 구분한다.
이를 통하여, 다이어미터 베이스 프로토콜에 상대 노드 상태 관리와 에러 복구를 위한 상태 관리까지 일관되게 제공한다.-
公开(公告)号：KR101996325B1
公开(公告)日：2019-07-04
申请号：KR1020120050828
申请日：2012-05-14
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
-
公开(公告)号：KR101752837B1
公开(公告)日：2017-07-03
申请号：KR1020110017869
申请日：2011-02-28
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L27/10855 , H01L27/10876
Abstract: 반도체기억소자및 그형성방법이제공된다. 본발명에따른반도체기억소자는기판내에배치되어, 활성부를정의하는소자분리패턴, 상기기판내에상기활성부및 상기소자분리패턴을가로질러제1 방향으로연장되는매몰게이트전극, 상기기판상에상기매몰게이트전극의일측에인접한배선플러그, 상기기판상에상기매몰게이트전극의타측에인접한랜딩패드및 상기기판상에상기제1 방향과교차하는제2 방향으로연장되고, 상기배선플러그와연결되는배선을포함할수 있다.
-
公开(公告)号：KR1020150101312A
公开(公告)日：2015-09-03
申请号：KR1020140022884
申请日：2014-02-26
Applicant: 삼성전자주식회사
Inventor： 김대익
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10852 , H01L21/76838 , H01L21/7687 , H01L27/10817
Abstract: 캐패시터 제조 방법은 콘택 영역을 포함하는 기판 상에 제1 몰드막, 지지대막, 제2 몰드막을 순차적으로 형성하는 단계와, 콘택 영역에 대응하는 위치에서 제1 몰드막, 지지대막 및 제2 몰드막을 식각하여 제1 개구부가 각각 관통하는 제1 몰드부, 예비 지지대 및 제2 몰드부를 형성하는 단계를 포함하고, 제1 몰드막 및 제2 몰드막 중 적어도 하나의 몰드막은 제1 탄소함유막을 포함한다.
Abstract translation: 制造电容器的方法包括以下步骤：在包括接触区域的基板上依次形成第一模具膜，支撑膜和第二模具膜; 以及形成第一模具部件，准备支撑件和第二模具部件，每个模具部件通过在对应于触点的位置处蚀刻第一模具膜，支撑膜和第二模具膜而被第一孔径穿透 地区。 第一模具膜或第二模具膜中的至少一个包括第一含碳膜。
-
Patent Agency Ranking
公开(公告)号：KR101543330B1
公开(公告)日：2015-08-11
申请号：KR1020090072112
申请日：2009-08-05
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76229 , H01L21/3086
Abstract: 반도체소자의제조방법을개시한다. 본발명에따른반도체소자의제조방법은반도체기판상의제1 영역및 제2 영역에버퍼산화층을형성하는단계, 제1 피치(pitch)로반복형성되는복수의제1 예비마스크패턴을제1 영역의버퍼산화층위에형성하는단계, 복수의제1 예비마스크패턴중상호인접한 2 개의제1 예비마스크패턴사이에 1 개씩위치되는복수의제2 예비마스크패턴을형성하는단계, 제1 예비마스크패턴및 제2 예비마스크패턴을트리밍하여일정간격으로반복하여단절되는제1 마스크패턴및 제2 마스크패턴을형성하는단계, 제1 마스크패턴및 제2 마스크패턴을식각마스크로하여버퍼산화층을식각하여반도체기판을노출시키는제1 활성영역마스크패턴을형성하는단계, 제1 활성영역마스크패턴을식각마스크로하여제1 영역에제1 스페이스및 제1 스페이스보다폭이넓고제1 마스크패턴및 제2 마스크패턴이단절된부분아래에형성되는제2 스페이스를포함하는트렌치를형성하여제1 피치의 1/2인피치를가지도록활성영역들을분리하는단계및 트렌치가형성된반도체기판상에제1 스페이스를모두채우는제1 라이너층을형성하는단계를포함한다.
-
公开(公告)号：KR1020150042623A
公开(公告)日：2015-04-21
申请号：KR1020130121502
申请日：2013-10-11
Applicant: 삼성전자주식회사
IPC: H01L21/3205 , H01L21/28 , H01L21/8242
CPC classification number: H01L23/528 , G11C7/062 , G11C8/10 , H01L21/32133 , H01L21/32139 , H01L21/76816 , H01L21/76877 , H01L21/76895 , H01L23/5221 , H01L23/5226 , H01L23/53238 , H01L23/535 , H01L23/642 , H01L23/647 , H01L27/10885 , H01L27/10891 , H01L27/10897 , H01L2924/0002 , H01L2924/00
Abstract: 바이패스배선을포함하는반도체소자및 그제조방법을제공한다. 반도체소자는기판상의제1 평면상에서로이격되어연장되는제1 배선및 제2 배선과, 제2 평면상에연장되는바이패스배선과, 바이패스배선을제1 배선및 제2 배선에각각연결하기위한복수의콘택플러그를포함한다. 반도체소자를제조하기위하여, 기판과이격된바이패스배선을형성한다. 기판과이격되고바이패스배선에연결되는복수의콘택플러그를형성한다. 어느하나의콘택플러그를통해바이패스배선에연결되는제1 배선과, 다른하나의콘택플러그를통해바이패스배선에연결되는제2 배선을포함하는복수의배선을동일평면상에형성한다.
Abstract translation: 提供一种包括旁路布线的半导体器件及其制造方法。 半导体器件包括：第一布线和彼此分离并在基板的第一平面上扩大的第二布线; 旁路布线扩大到第二平面; 以及多个接触插头，以分别将旁路布线连接到第一布线和第二布线。 形成与衬底分离的旁路布线以制造半导体器件。 形成与基板分离并连接到旁路布线的多个接触插塞。 通过一个接触插塞包括连接到旁路布线的第一布线和通过另一个接触插塞连接到旁路布线的第二布线的多个布线形成在同一平面上。
-
公开(公告)号：KR1020140112705A
公开(公告)日：2014-09-24
申请号：KR1020130027105
申请日：2013-03-14
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108 , H01L21/28
Abstract: A method of manufacturing a semiconductor device includes forming a device isolation layer in the upper part of a substrate, and defining first active regions and second active regions which are alternately arranged. Multiple gate structures including a gate electrode which is extended in a first direction are formed in the upper part of the substrate. Multiple first bit lines, which are extended in a second direction vertical to the first direction and are adjacent to the first active regions, are formed on the substrate. A first interlayer dielectric film, which covers the first bit lines, is formed on the substrate. Multiple second bit lines, which are adjacent to the second active regions and are extended in the second direction, are formed on the first interlayer dielectric film.
Abstract translation: 制造半导体器件的方法包括在衬底的上部形成器件隔离层，并且限定交替布置的第一有源区和第二有源区。 包括在第一方向上延伸的栅极的多个栅极结构形成在基板的上部。 多个第一位线在垂直于第一方向的第二方向上延伸并与第一有源区相邻，形成在衬底上。 覆盖第一位线的第一层间绝缘膜形成在衬底上。 与第二有源区相邻并且在第二方向上延伸的多个第二位线形成在第一层间电介质膜上。
-
公开(公告)号：KR1020140102028A
公开(公告)日：2014-08-21
申请号：KR1020130015409
申请日：2013-02-13
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/10885 , H01L27/10823 , H01L27/10876 , H01L27/10891
Abstract: A semiconductor device according to an embodiment of the present invention includes a semiconductor substrate which includes a device isolation layer which defines an active part, word lines which cross the active part and are buried in the semiconductor substrate, a bit line which intersects with the word lines on the active layer, and a first spacer which partly covers the sidewall of the bit line. The bit line is in contact with the upper surface of the active part. The first spacer is separated from the upper surface of the active part.
Abstract translation: 根据本发明的实施例的半导体器件包括半导体衬底，其包括限定有源部分的器件隔离层，与有源部分交叉并被埋在半导体衬底中的字线，与该字相交的位线 有源层上的线，以及部分地覆盖位线的侧壁的第一间隔物。 位线与有源部分的上表面接触。 第一间隔物与有源部分的上表面分离。
-
公开(公告)号：KR101430228B1
公开(公告)日：2014-08-18
申请号：KR1020070123859
申请日：2007-11-30
Abstract: 본 발명은 무선 방송 서비스에 관한 것으로, 특히 방송 데이터 전송 스케쥴링이 가능한 방송 서비스 제공 방법에 관한 것으로, 서비스되는 방송 스트리밍 데이터의 흐름에 관한 정보인 스트리밍 플로우 정보를 획득하는 단계; 상기 획득된 스트리밍 플로우 정보를 참조하여, 방송 서비스를 구성하는 스트림 데이터들의 타임 슬롯을 포함하는 데이터 전송 스케쥴을 생성하는 단계; 및 상기 데이터 전송 스케쥴에 따라 상기 타임 슬롯만큼 해당 스트림 데이터를 인출하여 방송 서비스를 제공하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 스케쥴링이 가능한 방송 서비스 제공 방법에 의해 서로 상이한 전송 특성을 갖는 다수의 방송 스트림이 무선 링크를 통해 전송되는 경우에, 기지국이 각각의 방송 스트림 서비스 특성에 맞는 전송 타이밍을 계획하여 수신 단말들에게 알림으로써, 한정된 배터리 전력에 의존해야 하는 무선 단말의 경우에도 장시간 서비스를 이용할 수 있다.
IP방송, 슬립모드, 스케쥴링
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.028 seconds)
