-
公开(公告)号：KR101447188B1
公开(公告)日：2014-10-08
申请号：KR1020070076980
申请日：2007-07-31
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F2212/1016 , G06F2212/7202 , G06F2212/7203
Abstract: 본 발명은 플래시 메모리에 최적화된 입출력 제어 방법 및 장치에 관한 것으로서, 보다 상세하게는 플래시 메모리의 성능을 향상시킬 수 있는 플래시 메모리에 최적화된 입출력 제어 방법 및 장치에 관한 것이다.
본 발명의 실시예에 따른 플래시 메모리에 최적화된 입출력 제어 방법은, 플래시 메모리에 데이터의 랜덤한 기록 연산이 발생하는지 판단하는 단계; 및 상기 랜덤한 기록 연산이 발생하는 것으로 판단되면, 랜덤하게 입력되는 데이터를 상기 플래시 메모리의 기설정된 여분의 영역에 순차적으로 기록하는 단계를 포함한다.
플래시 메모리, 파일 시스템, 랜덤 기록 연산-
公开(公告)号：KR1020070049402A
公开(公告)日：2007-05-11
申请号：KR1020050106527
申请日：2005-11-08
Applicant: 삼성전자주식회사
Inventor： 박경민
IPC: G02F1/136
CPC classification number: G02F1/136227 , G02F1/136286 , G02F1/1368 , G02F2001/136218 , G02F2001/13625 , G02F2201/123 , H01L29/786
Abstract: 본 발명은 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와, 상기 게이트 전극과 연결되는 게이트 라인과, 상기 소스 전극과 연결되며 상기 게이트 라인과 교차하는 소스 라인과, 상기 게이트 전극과 동일 면상에 형성되어 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 및 이의 제조 방법을 제공한다. 이와 같이 본 발명은 게이트 전극과 화소 전극을 단일 마스크를 사용하여 동일 면상에 제작함으로써 제조 공정을 단순화 하고, 원가를 절감시킬 수 있다.
액정 표시 장치, 화소 전극, 게이트 전극, 소스 라인-
公开(公告)号：KR1020060133711A
公开(公告)日：2006-12-27
申请号：KR1020050053487
申请日：2005-06-21
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L27/1259 , G02F1/1368 , H01L27/1222
Abstract: A method for manufacturing a thin film transistor substrate for an LCD is provided to reduce the contact resistance between connected upper and lower metal layers, by forming a contact hole for exposing a lower metal layer, performing thermal treatment, forming an upper metal layer, and forming a passivation layer at a high temperature. An active layer(110) is formed on a substrate(100). A gate insulating layer(122) is formed to cover the active layer. A gate pattern having a gate electrode(120) and a gate line(151) is formed on the gate insulating layer. An interlayer insulating film(160) is formed on the gate pattern. A source contact hole(181), a drain contact hole(191), and a lower gate contact hole(152) are respectively formed in the interlayer insulating film and the gate insulting layer. A thermal treatment is performed on the resultant substrate using a furnace. A data line having a source electrode, a drain electrode, and a lower gate pad are respectively formed on the interlayer insulating film. A passivation layer is formed under an atmosphere having a temperature, at which metal atoms are diffusible in the lower gate pad.
Abstract translation: 提供一种用于制造LCD的薄膜晶体管基板的方法，通过形成用于暴露下金属层的接触孔，进行热处理，形成上金属层，以及 在高温下形成钝化层。 在基板（100）上形成有源层（110）。 形成栅极绝缘层（122）以覆盖有源层。 在栅极绝缘层上形成具有栅电极（120）和栅极线（151）的栅极图案。 在栅极图案上形成层间绝缘膜（160）。 在层间绝缘膜和栅极绝缘层中分别形成源极接触孔（181），漏极接触孔（191）和下部栅极接触孔（152）。 使用炉对所得基板进行热处理。 分别在层间绝缘膜上形成具有源电极，漏电极和下栅极焊盘的数据线。 在具有下部栅极焊盘中的金属原子可扩散的温度的气氛下形成钝化层。
-
公开(公告)号：KR1020060098981A
公开(公告)日：2006-09-19
申请号：KR1020050019615
申请日：2005-03-09
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136286 , G02F2001/136295 , G02F2201/12 , H01L27/124
Abstract: 기판 위에 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트선을 형성하는 단계, 게이트선 위에 층간 절연막을 형성하는 단계, 층간 절연막 및 게이트 절연막을 패터닝하여 반도체층의 일부를 드러내는 접촉 구멍을 형성하는 단계, 접촉 구멍을 통하여 반도체층과 연결되는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 층간 절연막 중에서 데이터선과 드레인 전극으로 가려지지 않고 노출된 부분을 일부 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
박막트랜지스터, 소스 영역, 드레인 영역, 층간 절연막-
公开(公告)号：KR1020060091900A
公开(公告)日：2006-08-22
申请号：KR1020050012660
申请日：2005-02-16
Applicant: 삼성전자주식회사
IPC: G02F1/1345
CPC classification number: G02F1/136227 , G02F1/13458 , G02F2001/13456 , H05K1/117 , H05K3/323 , H05K3/361 , H05K2201/09436 , H05K2201/09472
Abstract: 제품의 수율을 향상시킬 수 있는 표시장치 및 이의 제조 방법을 개시한다. 표시장치는 신호 라인들, 및 절연막을 포함하는 표시패널, 및 도전성 접착부재를 매개로 표시패널에 부착되고, 신호 라인들과 전기적으로 연결되어 영상 신호를 제공하고 신호 생성부를 구비한다. 신호 라인들은 신호 생성부와 인접한 단부에 패드가 형성된다. 절연막은 도전성 접착부재가 표시패널에 안정적으로 부착되도록 서로 인접한 두 개의 패드 사이에서 부분적으로 제거되어 패드가 위치하는 영역과 패드의 주변 영역간의 단차를 줄인다. 이에 따라, 신호 생성부와 표시패널간의 결합력이 향상되므로, 표시장치는 제품의 수율을 향상시킬 수 있다.
이방성 도전필름, 연성 회로기판, 절연막-
Patent Agency Ranking
公开(公告)号：KR1020060040328A
公开(公告)日：2006-05-10
申请号：KR1020040089883
申请日：2004-11-05
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/1368 , G02F1/136213 , G02F2001/133354 , G02F2001/13685
Abstract: 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 모기판 위에 다결정 규소로 이루어지는 반도체막을 형성하는 단계, 반도체막을 패터닝하여 제1식별표 및 반도체를 형성하는 단계, 반도체를 덮는 제1 절연막을 형성하는 단계, 반도체에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 채널 영역과 중첩하는 게이트선을 형성하는 단계, 소스 영역과 연결되는 데이터선을 형성하는 단계, 그리고 드레인 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
박막트랜지스터, ID, 식별-
公开(公告)号：KR1020060033639A
公开(公告)日：2006-04-19
申请号：KR1020040082835
申请日：2004-10-15
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L29/78627 , H01L21/268 , H01L29/66757
Abstract: 동작 특성을 향상시키기 위한 박막트랜지스터의 제조 방법이 개시된다. 박막트랜지스터의 제조 방법은, 투명 기판 상에 다결정 실리콘층을 형성하고, 다결정 실리콘층 위에 게이트 전극을 형성하고, 게이트 전극을 마스크로 하여 도펀트를 도핑하고, 투명 기판의 후면에서 레이저 스캐닝을 통해 다결정 실리콘층에 도핑된 도핑 이온을 활성화시키며, 상기 도핑 이온이 활성화된 다결정 실리콘층과 연결된 소스 전극 및 드레인 전극을 형성하는 것을 포함한다. 이에 따라, 투명 기판의 후면에서 레이저 스캐닝을 통해 도펀트를 활성화시킴으로써 저농도 도핑층의 활성화를 용이하게 하여 동작 특성을 향상시킬 수 있다.
활성화, 어닐링, 백 사이드 레이저 스캔-
公开(公告)号：KR1020060021560A
公开(公告)日：2006-03-08
申请号：KR1020040070341
申请日：2004-09-03
Applicant: 삼성전자주식회사
IPC: G02F1/1345
CPC classification number: H01L27/12 , G02F1/13454 , G02F2001/13629 , G02F2201/50 , H01L27/124
Abstract: 본 발명의 박막 트랜지스터 표시판에는, 게이트선과 데이터선이 제1 층간 절연막을 사이에 두고 서로 교차하고 있으며, 게이트선 중 하나와 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자와 화소 전극이 각각의 화소 영역에 형성되어 게이트선 및 데이터선과 연결되어 있다. 화소 전극 하부에 위치하여 게이트선, 데이터선 및 스위칭 소자를 덮는 제2 절연막에는 데이터선의 끝 부분을 드러내는 접촉구가 형성되어 있고, 화소 전극과 동일한 층에는 접촉구를 통하여 데이터선의 끝 부분과 연결되어 있는 접촉 보조 부재가 형성되어 있다. 이때, 게이트선과 동일한 층에는 게이트선과 동일한 층으로 이루어져 있으며, 제1 층간 절연막의 접촉구를 통하여 데이터선과 연결되어 있는 보조 신호선이 형성되어 있는데, 보조 신호선을 연결하는 접촉구는 제2 절연막에 의해 완전히 덮여 있다.
접촉불량, 부식, 알루미늄, 테이퍼, 유기절연막Abstract translation: 在本发明的TFT阵列面板中，栅极线和数据线是所述第一已放置跨越层间绝缘膜之间相互被连接到所述一个和所述数据线的像素区的开关元件和像素电极的一条栅极线的每个在 并连接到栅极线和数据线。 位于像素电极下栅极线，在接触孔暴露数据线端部形成覆盖所述数据线和所述开关元件的第二绝缘膜，在那里通过所述接触孔连接至所述数据线的端部相同的层与像素电极 形成接触辅助部件。 在这种情况下，相同的层与栅极线，并取得相同的层线和栅极的，第一有辅助信号线形成，它们通过层间绝缘膜的接触孔连接数据线，它完全通过第二绝缘球接触连接辅助信号线覆盖 有。
-
公开(公告)号：KR1020050060437A
公开(公告)日：2005-06-22
申请号：KR1020030092060
申请日：2003-12-16
Applicant: 삼성전자주식회사
Inventor： 박경민
IPC: H01L29/786
Abstract: 본 발명에 따른 박막 트랜지스터의 제조 방법은 절연 기판 위에 다결정 규소막을 형성하는 단계, 다결정 규소막 위에 절연막을 형성하는 단계, 절연막 및 다결정 규소막을 동일한 마스크로 패터닝하여 게이트 절연층과 반도체층을 형성하는 단계, 게이트 절연층과 일부분이 중첩하는 게이트선을 형성하는 단계, 반도체층의 소정 영역에 도전형 불순물을 고농도로 도핑하여 소스 영역, 드레인 영역을 형성하는 단계, 게이트선 및 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단� �를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.035 seconds)
