-
公开(公告)号：KR1019960000616B1
公开(公告)日：1996-01-10
申请号：KR1019930000390
申请日：1993-01-13
Applicant: 삼성전자주식회사
IPC: G11C16/00
Abstract: The device consists of a number of word line formed on a semiconductor substrate, a number of cell unit array which has more than one memory transistor with a source and drain regions, a floating gate formed on the channel region between the source and the drain regions, a control gate on the floating gate which is connected to the word line, a memory block which is composed of a number of cell unit, and an unit which floats the word line connected to the memory transistor of the memory block that are unselected by an address and performs the capacitive coupling of the most of eliminating voltage.
Abstract translation: 该器件由形成在半导体衬底上的多个字线组成，多个单元阵列阵列具有多个具有源区和漏极区的存储晶体管，形成在源区和漏区之间的沟道区上的浮置栅 ，连接到字线的浮动栅极上的控制栅极，由多个单元单元组成的存储块，以及浮动连接到存储器块的存储晶体管的字线的单元，该单元未被选择的单元 一个地址并执行大部分消除电压的电容耦合。
-
公开(公告)号：KR1019950015395A
公开(公告)日：1995-06-16
申请号：KR1019930025961
申请日：1993-11-30
Applicant: 삼성전자주식회사
IPC: G11C16/00
Abstract: 본 발명은 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 관한 것으로, 특히 난드구조로된 셀들을 가지는 블휘발성 반도체 메모리장치에 관한 것으로서, 각 메모리블록들이 스트링선택신호 및 접지선택 신호를 공통으로 사용하고, 메모리블록 선택신호에 의해 제어게이트 구동신호가 공급되는 경로인 전달 트랜지스터의 턴온을 제어하도륵 하며, 각 전달 트랜지스터의 셀프부스팅작용에 의해 제어게이트 구동신호가 강하되지 않고 워드라인에 인가되도록 함으로써, 각 메모리블록을 구동하기 위한 주변회로를 감축할 수 있고 그로 인해 집적도가 향상되는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치 및 그 동작 방법을 제공한다.
-
公开(公告)号：KR1020090052718A
公开(公告)日：2009-05-26
申请号：KR1020070119348
申请日：2007-11-21
Applicant: 삼성전자주식회사
IPC: G11C16/00 , H01L27/115 , H01L21/8247
CPC classification number: G11C16/0483 , G11C16/16 , H01L21/28273
Abstract: 개선된 신뢰성을 갖는 트랩형 비휘발성 메모리 장치 및 그 동작 방법을 제공한다. 제공되는 동작 방법은 터널 절연막을 가로지르는 전위차가 워드라인의 아래에서는 소정의 임계 소거 전위차보다 크고, 소정의 워드라인과 이에 최인접하는 워드라인 중의 적어도 하나는 임계 소거 전위차보다 작은 조건에서 실시되는 소거 단계를 포함한다.
-
公开(公告)号：KR1019980028165A
公开(公告)日：1998-07-15
申请号：KR1019960047162
申请日：1996-10-21
Applicant: 삼성전자주식회사
Abstract: 본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 소거동작에 있어서 메모리 셀의 워드라인에 인가되는 음의 전압을 일정 레벨로 클램프시키기 위한 불휘발성 반도체 메모리 장치의 음의 전압 발생회로에 관한 것으로서, 소정 제어신호에 응답하여 구동신호를 출력하는 발진수단 및 상기 구동신호에 구동되어 음의 전압을 출력하는 전압펌핑수단으로 이루어진 음의 전압발생부와, 상기 음의 전압을 일정한 레벨로 유지시키기 위한 클램핑부를 구비한 불휘발성 반도체 메모리 장치의 음의 전압발생회로에 있어서, 상기 클램핑부는, 상기 전압펌핑수단의 출력단과 접지전압이 인가되는 접지단자 사이에 직렬연결된 저항들로 구비되며, 상기 음의 전압을 전압분배하여 소정 레벨의 분배전압을 출력하는 전압분배수단과, 음의 기� ��전압을 출력하는 기준전압발생수단과, 상기 음의 기준전압과 상기 분배전압을 비교하여 상기 제어신호를 출력하는 비교수단으로 이루어졌다.
-
公开(公告)号：KR1019980026508A
公开(公告)日：1998-07-15
申请号：KR1019960044947
申请日：1996-10-09
Applicant: 삼성전자주식회사
IPC: G11C5/14
Abstract: 본 발명은 바디 효과에 따른 문턱 전압의 상승을 방지함으로서 저 전원 전압에서도 고전압을 발생할 수 있는 반도체 메모리 장치의 고전압 발생 회로에 관한 것이다. 이러한 회로에 의하면, 교대로 형성된 복수개의 제 1 및 제 2 챠지 펌프용 MOS 트랜지스터들 각각의 게이트-소오스가 상호 연결된 접속점에 챠지된 전압을 전압이 순차적으로 범프되는 방향으로 인접한 제 1 및 제 2 챠지 펌프용 MOS 트랜지스터 각각의 벌크에 인가되도록 하였다. 펌핑 동작이 진행됨에 따라 각 제 1 및 제 2 챠지 펌프용 MOS 트랜지스터 각각의 게이트-소오스가 상호 연결된 접속점에 대응되는 벌크의 전압이 상기 각 접속점에 해당되는 전압으로 가변된다. 이로서, 상기 각 MOS 트랜지스터 각각의 소오스와 벌크 사이에 생긴 전압차에 의한 문턱 전압의 상승을 방지할 수 있다. 또한, 각각의 소오스와 벌크간의 전압차를 줄임으로서 상기 각 MOS 트랜지스터의 문턱 전압값은 작아지게 되며, 이로서 저 전원 전압에서도 고전압을 발생시킬 수 있게 된다.
-
Patent Agency Ranking
公开(公告)号：KR1019970051335A
公开(公告)日：1997-07-29
申请号：KR1019950048348
申请日：1995-12-11
Applicant: 삼성전자주식회사
IPC: G11C16/06
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
다수상태 불휘발성 반도체 메모리 및 그의 구동방법.
2. 발명이 해결하려고 하는 기술적 과제
개선된 다수상태 불휘발성 반도체 메모리 및 그의 구동방법을 제공한다.
3. 발명의 해결방법의 요지
다수상태 메모리 셀 어레이를 가지는 다수상태 불휘발성 반도체 메모리는 각 동작 모우드에서 하나의 동일 군에 속하는 스트링들 및 적어도 하나의 워드라인을 선택하고 상기 선택된 워드라인에 연결된 메모리 셀들의 제어 게이트에 각 동작 모우드에 따른 대응전압을 다수상태의 데이터 프로그램 및 읽기동작이 제공되어지도록 가변적으로 인가하기 위한 로우 디코더와; 하나의 동일군에 속하는 비트라인들을 동시에 선택하고 다른 하나의 동일군에 속하는 비선택된 비트라인들을 소정 전압으로 충전하는 비트라인 선택 및 충전수단과; 상기 비트라인에 공통연결되어 선택된 비트라인에 일정한 정전류를 제공하는 정전류 공급부와; 각 동작 모우드중 프로그램 동작에서 대응하는 비트라인들을 통해 데이터를 일시에 상기 메모리 셀들로 기입하도록 프로그램 데이터를 일시 저장하고 읽기 동작에서 선택된 메모리 셀들로부터 감지된 독출 데이터를 래치하기 위한 저장수단과; 읽기동작에서 제공되는 인에이블 신호에 응답하며 상기 저장수단에 래치된 데이터의 상태를 상기 비트라인의 레벨에 따라 반전 또는 유지시키는 저장제어수단과; 읽기동작전에 상기 저장수단을 초기화시키고 상기 비트라인을 미리 설정된 전압레벨로 유지시키는 초기화 수단과; 프로그램동작에서 상기 저장수단에 래치된 데이터를 상기 선택된 비트라인에 전달하기 위한 프로그램 데이터 전달수단을 가진다.
4. 발명의 중요한 용도
다수상태 불휘발성 반도체 메모리.-
-
-
公开(公告)号：KR1019950013342B1
公开(公告)日：1995-11-02
申请号：KR1019920018250
申请日：1992-10-06
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/822
Abstract: The circuit consists of a cell array connected to output unit through bit lines, a memory cell array and redundancy cell array formed by separating word lines, a low predecoder for generating word line operating signals, a low decoder and redundancy low decoder which selectively operates word lines of the memory cell array and redundancy cell array, and a redundancy address decoder activating the low decoder or redundancy low decoder by comparing external addresses and the programmed addresses.
Abstract translation: 该电路由通过位线连接到输出单元的单元阵列，通过分离字线形成的存储单元阵列和冗余单元阵列，用于产生字线操作信号的低预解码器，选择性地操作字的低解码器和冗余低解码器 存储单元阵列和冗余单元阵列的行，以及通过比较外部地址和编程地址来激活低解码器或冗余低解码器的冗余地址解码器。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.022 seconds)
