Abstract:
A reticle barcode structure for an ASIC(Application Specific Integrated Circuit) semiconductor device is provided to facilitate insertion of alignment marks by reducing a data amount required for the ASIC semiconductor device. A reticle barcode structure for an ASIC semiconductor device includes at least one fixed code(211,212) and plural variable codes(213-217). The fixed code represents an expansion ratio of the reticle. The variable codes represent manufacturing sequence of the reticle. The expansion ratio of the reticle includes 4X, 5X, and 2X expansion ratios. The fixed codes include at least two codes for representing all expansion ratios of the reticle. The variable codes include four through six codes for representing a number, which is accumulated according to the manufacturing sequence of the reticle.
Abstract:
반도체 제조 공정시 사용되는 레티클들을 구분하기 위한 레티클 바코드 구조는 상기 바코드의 시작을 나타내는 시작 코드, 상기 레티클이 양산된 양산라인의 번호를 나타내는 양산라인 코드, 상기 레티클의 제품군을 나타내는 제품 코드, 상기 레티클에 의해 형성되는 디바이스의 버전 코드, 상기 제품군에 형성되는 레이어를 나타내는 레이어 코드, 상기 레티클이 수정된 이력을 관리하기 리비전 코드, 상기 레티클의 배율을 구분하기 위한 배율구분 코드, 상기 레티클이 다수 제작되는 경우 상기 레티클들의 제작세트 순서번호를 표시하는 세트 순서 코드 및 상기 바코드의 종료를 나타내는 종료 코드로 이루어진다. 따라서 상기 레티클들을 용이하게 관리할 수 있다.
Abstract:
잉크젯 프린트헤드의 노즐 플레이트 표면에 소수성 코팅막을 형성하는 방법이 개시된다. 개시된 소수성 코팅막 형성 방법은, 다수의 노즐이 형성된 노즐 플레이트를 준비하는 단계와, 노즐 플레이트의 표면에 금속층을 형성하는 단계와, 금속층을 덮는 물질막을 형성하는 단계와, 물질막을 선택적으로 식각하여 금속층 중 노즐 플레이트의 바깥쪽 표면에 형성된 부분을 노출시키는 단계와, 노즐 플레이트를 황 화합물이 함유된 용액 내에 침지하여 노출된 금속층의 표면에 황 화합물로 이루어진 소수성 코팅막을 형성하는 단계를 구비한다. 이와 같은 본 발명에 의하면, 노즐 플레이트의 바깥쪽 표면에만 선택적으로 균일한 소수성 코팅막을 용이하게 형성할 수 있게 되므로, 노즐을 통한 잉크 액적의 토출 성능이 향상된다.
Abstract:
본발명은화학식 1로표시되는광통신용폴리이미드및 그제조방법과, 이를 이용하여다층폴리이미드막을형성하는방법을제공한다. 상기식중,는또는이고, X, X, X, A, A, B, B, B, D, D, E, E, B, Y, Y, Y, Y, Y, Y, Y및 Y은서로에관계없이수소원자, 할로겐원자, 알킬기, 할로겐화된알킬기, 아릴기, 할로겐화된아릴기로이루어진군으로부터선택되고, Q는단순히화학결합(chemical bond)을나타내거나, -O-, -CO-, -SO-, -S-, -(T)-, -(OT)-, -(TO)- 및 -(OTO)-(여기에서, T는할로겐원자및 할로겐화된알킬기중에서선택된하나이상으로치환된알킬렌(alkylene)기이거나또는할로겐원자, 할로겐화된알킬기중에서선택된하나이상으로치환된아릴렌(arylene)기이고, m은 1 내지 10의정수임)로이루어진군으로부터선택된그룹이고, n은 1 내지 39의정수이다. 본발명에따른화학식 1의폴리이미드는광도파용재료로서사용되는통상적인폴리이미드에비하여복굴절율이작아서빛의도파특성이편광에의존하는단점을보완할수 있으며, 유기용매에대한용해도를감소시켜다층폴리이미드막을형성하는경우폴리이미드막의결함을감소시킬수 있다.
Abstract:
PURPOSE: An optic microscope for inspecting wafer is provided to prevent the deterioration of sight by reducing fatigue feeling of an eye, to enhance the precision in a wafer analysis and inspection, and to improve life by using illumination units in suitable brightness. CONSTITUTION: The present invention discloses an optic microscope for inspecting wafer comprising: stages(2,10) having transparent plates(3,11) which a wafer(1) is positioned on; a lens unit having object lenses(5,14) and eye lenses(6,15) mounted on said stage; an illumination unit having luminous sources(7,16) generating light, and illuminators(8,17) connected to said luminous source and illuminating said wafer; and a light focusing unit(18) mounted on said illumination unit and focusing to said wafer.
Abstract:
본 발명은 진공을 이용하여 웨이퍼를 흡착한 후, 웨이퍼를 고정하는 홀더가 구비되는 반도체 웨이퍼 분석용 스테이지에 관한 것이다. 본 발명은, 진공공급원과 진공라인에 의해서 연결되어 있고, 분석용 웨이퍼가 흡착되는 홀더가 구비되는 반도체 웨이퍼 분석용 스테이지에 있어서, 상기 진공라인 상에 개폐수단이 설치됨을 특징으로 한다. 따라서, 웨이퍼 상에 존재하는 디펙트를 분석하는 분석공정이 진행되는 스테이지의 홀더 상에 위치된 웨이퍼를 용이하게 제거할 수 있으므로 공정의 효율성을 향상시킬 수 있는 효과가 있다.