公开(公告)号：KR1020010068582A

公开(公告)日：2001-07-23

申请号：KR1020000000573

申请日：2000-01-07

Applicant: 삼성전자주식회사

Inventor： 정민제 ,  윤석훈

IPC: H01L21/027

Abstract: PURPOSE: A method for forming a pattern of a semiconductor wafer is provided to reduce a processing time by performing a bake process and a dry etching process within the same system. CONSTITUTION: An etching layer is formed on a semiconductor wafer. A photoresist is applied on the etching layer. An exposure process is performed. The photoresist pattern is formed by developing the exposed photoresist. In a dry etching process for the semiconductor wafer, a bake temperature is controlled according to a size of a CD etching layer. The photoresist pattern is reduced according to a CD size in order to form a CD photoresist pattern. The CD layer(111) is formed by performing a dry etching process using the CD photoresist pattern as a mask. The CD photoresist pattern is removed.

Abstract translation: 目的：提供一种用于形成半导体晶片的图案的方法，通过在同一系统内进行烘烤处理和干蚀刻处理来缩短处理时间。 构成：在半导体晶片上形成蚀刻层。 在蚀刻层上施加光致抗蚀剂。 进行曝光处理。 通过使曝光的光致抗蚀剂显影来形成光致抗蚀剂图案。 在半导体晶片的干蚀刻工艺中，根据CD蚀刻层的尺寸来控制烘烤温度。 光致抗蚀剂图案根据CD尺寸减小以形成CD光致抗蚀剂图案。 通过使用CD光致抗蚀剂图案作为掩模进行干法蚀刻工艺来形成CD层（111）。 去除CD光刻胶图案。

公开(公告)号：KR100685733B1

公开(公告)日：2007-02-23

申请号：KR1020000059480

申请日：2000-10-10

Applicant: 삼성전자주식회사

Inventor： 윤석훈 ,  정민제

IPC: H01L21/3065

Abstract: 파티클의 발생을 최소화하는 건식 식각 방법이 개시되어 있다. 식각 단계 및 챔버 안정화 단계에서 RF 파워는 계속적으로 인가된다. 상기 챔버 안정화 단계에서는 식각 공정에서의 RF 파워보다 상대적으로 낮은 RF 파워를 인가하고, 가스 및 압력 등의 공정 조건들을 후속으로 실시되는 식각 공정의 조건들과 동일하거나 비슷하게 되도록 조절한다. 그리고 상기 가스 및 압력등의 조절은 여러 단계를 걸쳐 수행한다. 따라서 건식 식각을 수행하는 중에 RF 파워는 계속적으로 인가됨으로서, RF 파워가 오프됨에 따라 발생되는 파티클이 웨이퍼 상에 흡착하는 것을 방지할 수 있다.

公开(公告)号：KR100580580B1

公开(公告)日：2006-05-16

申请号：KR1020000039180

申请日：2000-07-10

Applicant: 삼성전자주식회사

Inventor： 정민제 ,  윤석훈

IPC: H01L21/28

Abstract: 낮은 비아 콘택 저항을 가지는 반도체 장치의 금속 배선층 형성 방법이 개시 되어 있다. 반도체 기판상에 제1 금속층의 상부에 반사 방지막이 형성된 금속층 패턴을 형성한다. 상기 금속층 패턴이 형성된 반도체 기판에 층간 절연층을 형성한다. 상기 층간 절연층을 CF
4 : CHF
3 = 1 : 0.16 내지 0.24 의 유량비를 갖는 식각 가스를 사용하여 상기 반사 방지막이 노출될 때까지 식각하여 개구부를 형성한다. 상기 개구부 저면의 반사 방지막을 CF
4 : CHF
3 = 1 : 0.08 내지 0.12의 유량비를 갖는 식각 가스를 사용하여 상기 제1 금속층이 노출될 때까지 식각하여 향상된 프로파일을 갖는 비아 콘택을 형성한다. 상기 비아 콘택에 장벽 금속층을 형성한 다음 금속 물질을 매몰하여 금속 배선층을 형성한다. 상기 비아 콘택의 프로파일 향상으로 장벽 금속층이 용이하게 형성되어 상기 금속 배선층 형성시에 비아 콘택의 저항을 증가시키는 화합물의 형성을 방지할 수 있다.

公开(公告)号：KR1020010073412A

公开(公告)日：2001-08-01

申请号：KR1020000001781

申请日：2000-01-14

Applicant: 삼성전자주식회사

Inventor： 이현철 ,  정민제 ,  이경주 ,  김동윤

IPC: H01L21/66

Abstract: PURPOSE: A method for checking a contact hole of a semiconductor device is provided to confirm whether a contact hole is opened without breaking a wafer, reduce damage on the wafer, obtain a check result in a short time and readily know if there happens a defect. CONSTITUTION: A transistor is formed on an upper part of a substrate(10). An inter-layer dielectric is formed on an upper part of the transistor. A contact hole(100) is formed to connect a source/drain area with a storage node by etching the inter-layer dielectric. The etching process is carried out by using a mixture of gases, such as, C3F8, C4F8, CO, etc. A thermal wave of a predetermined wavelength allows a reflected wave to be varied according to a damage depth of silicon exposed within the contact hole. It is checked that the thermal wave is emitted to the silicon substrate and reflected. The thermal wave is emitted by using a thermal probe. The thermal wave has a wavelength ranging from 3 to 5um. When the contact hole(100) is opened, a ratio of the reflex wave to the incident wave is within a range of 100 to 500.

Abstract translation: 目的：提供一种用于检查半导体器件的接触孔的方法，以确认接触孔是否打开而不破坏晶片，减少晶片损坏，在短时间内获得检查结果并且容易地知道是否发生缺陷 。 构成：晶体管形成在衬底（10）的上部。 在晶体管的上部形成层间电介质。 形成接触孔（100），通过蚀刻层间电介质来连接源极/漏极区域与存储节点。 蚀刻工艺通过使用诸如C 3 F 8，C 4 F 8，CO等的气体混合来进行。预定波长的热波可以根据暴露在接触孔内的硅的损伤深度来改变反射波 。 检查热波是否发射到硅衬底并被反射。 使用热探头发射热波。 热波的波长范围为3〜5um。 当接触孔（100）打开时，反射波与入射波的比例在100〜500的范围内。

公开(公告)号：KR1020010004227A

公开(公告)日：2001-01-15

申请号：KR1019990024849

申请日：1999-06-28

Applicant: 삼성전자주식회사

Inventor： 이종현 ,  정민제

IPC: H01L21/32

Abstract: PURPOSE: A method for forming a multi-layer film of a semiconductor device is provided to reduce the electric fault of the semiconductor device by preventing the stringer from remaining in the semiconductor device. CONSTITUTION: The first layer is formed on a semiconductor wafer(30). A plurality of photoresist patterns are formed on the first layer. Then, the first layer pattern is formed by etching the first layer in such a manner that a side of the first layer has a negative slope. At this time, the first photoresist pattern is used as an etching mask. After that, the second layer for covering the first layer is formed on the semiconductor wafer(30). Then, the third layer is formed on the second layer. Then, the second photoresist pattern is formed. After that, the third layer, the second layer and the first layer are etched by using the second photoresist pattern as a mask.

Abstract translation: 目的：提供一种用于形成半导体器件的多层膜的方法，以通过防止桁条残留在半导体器件中来减少半导体器件的电气故障。 构成：第一层形成在半导体晶片（30）上。 在第一层上形成多个光刻胶图形。 然后，通过以使得第一层的一侧具有负斜率的方式蚀刻第一层来形成第一层图案。 此时，将第一光致抗蚀剂图案用作蚀刻掩模。 之后，在半导体晶片（30）上形成用于覆盖第一层的第二层。 然后，第三层形成在第二层上。 然后，形成第二光致抗蚀剂图案。 之后，通过使用第二光致抗蚀剂图案作为掩模蚀刻第三层，第二层和第一层。

公开(公告)号：KR1020000033379A

公开(公告)日：2000-06-15

申请号：KR1019980050220

申请日：1998-11-23

Applicant: 삼성전자주식회사

Inventor： 석종욱 ,  이윤영 ,  정민제

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a line pattern is provided to remove chlorine in a non-volatile polymer which is evaporated at two sides of an aluminum pattern, so that the aluminum pattern is not oxidized. CONSTITUTION: A metal layer is formed on an insulation layer to form a line pattern. Next, using a photoresist pattern as a mask, the metal layer is etched away by a 1st etching gas comprising a 1st component so that a metal layer pattern is formed. Next, a polymer is formed at two sides of the metal pattern. Next, the photoresist pattern is removed by an etching process. Next, a plasma process to the polymer is performed to remove the 1st component of the polymer.

Abstract translation: 目的：提供一种用于形成线图案的方法，以除去在铝图案的两侧蒸发的非挥发性聚合物中的氯，使得铝图案不被氧化。 构成：在绝缘层上形成金属层以形成线图案。 接下来，使用光致抗蚀剂图案作为掩模，通过包含第一部件的第一蚀刻气体蚀刻金属层，从而形成金属层图案。 接下来，在金属图案的两侧形成聚合物。 接下来，通过蚀刻工艺去除光致抗蚀剂图案。 接下来，进行聚合物的等离子体处理以除去聚合物的第一组分。

公开(公告)号：KR1020000026911A

公开(公告)日：2000-05-15

申请号：KR1019980044657

申请日：1998-10-23

Applicant: 삼성전자주식회사

Inventor： 김성환 ,  김태룡 ,  박재현 ,  정민제

IPC: H01L27/108

Abstract: PURPOSE: A method for manufacturing memory capacitor is provided to simplify manufacturing processes and improve a step coverage by surrounding an upper part and side walls of bit line with an insulating material having a high selectivity,compared to an interlayer dielectric. CONSTITUTION: A memory capacitor includes a contact pad(106) connected to a substrate(100) through a first interlayer dielectric(104). Bit line bodies(111) having bit lines(108) are surrounded by insulating layers(107,109,110) on the first interlayer dielectrics(104) of both sides of the contact pad(106). A second interlayer dielectric is formed on the resultant structure, wherein the insulating layers(109,110) are made of silicon nitride having high etching selectivity compared to the second interlayer dielectric made of silicon oxide and used as an etching stopper. An opening used for a lower electrode of a capacitor is formed by partially etching the second interlayer dielectric to expose the upper surface of the contact pad(106). A storage electrode(118a) connected to the contact pad(106) is formed by filling the opening with a conductive layer.

Abstract translation: 目的：提供一种用于制造记忆电容器的方法，以便与层间电介质相比，通过用具有高选择性的绝缘材料围绕位线的上部和侧壁来简化制造工艺并提高阶梯覆盖。 构成：存储电容器包括通过第一层间电介质（104）连接到衬底（100）的接触焊盘（106）。 具有位线（108）的位线体（111）被接触焊盘（106）两侧的第一层间电介质（104）上的绝缘层（107,109,110）包围。 在所得结构上形成第二层间电介质，其中绝缘层（109,110）由与氧化硅制成的第二层间电介质相比具有高蚀刻选择性的氮化硅制成并用作蚀刻停止层。 通过部分地蚀刻第二层间电介质以暴露接触焊盘（106）的上表面，形成用于电容器的下电极的开口。 通过用导电层填充开口来形成连接到接触焊盘（106）的存储电极（118a）。

公开(公告)号：KR1020000026750A

公开(公告)日：2000-05-15

申请号：KR1019980044412

申请日：1998-10-22

Applicant: 삼성전자주식회사

Inventor： 김성환 ,  박재현 ,  심광보 ,  정민제

IPC: H01L21/203

Abstract: PURPOSE: A new type of sputter having a holder with an inclination of 3-9 degrees enables metals to be evaporated uniformally on the wafer. CONSTITUTION: A sputter(10) evaporates atoms springing straightly out of a metal target(14)on a wafer(30). At the early stage of evaporation, the wafer(30) is placed horizontally against the holder(20), and a spin motor(24) is operated by a controller(26). Thus, a supporting axis(22) and the wafer(30) rotate, also metal atoms are evaporated uniformally on the side(31a) of the contact hole(32).

Abstract translation: 目的：具有3-9度倾斜度的保持器的新型溅射使金属在晶片上均匀蒸发。 构成：溅射（10）蒸发直接从晶片（30）上的金属靶（14）弹出的原子。 在蒸发的早期阶段，将晶片（30）水平地放置在保持器（20）上，并通过控制器（26）操作旋转电动机（24）。 因此，支撑轴（22）和晶片（30）旋转，金属原子在接触孔（32）的侧面（31a）上均匀蒸发。

公开(公告)号：KR100178615B1

公开(公告)日：1999-04-15

申请号：KR1019950049330

申请日：1995-12-13

Applicant: 삼성전자주식회사

Inventor： 정민제 ,  한준호

IPC: H01L21/3065

Abstract: 게이트 폴리 구조를 갖는 반도체소자의 패턴 형성방법이 개시되어 있다.
본 발명의 패턴 형성방법은, 반도체기판 위에 제1폴리실리콘층, 금속실리사이드층, 제2폴리실리콘층 및 포토레지스트층을 차례로 적충하는 단계, 상기 포토레지스트층을 노광, 현상하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 제2폴리실리콘층을 식각하여 제2폴리실리콘 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 상기 제2폴리실리콘 패턴을 식각마스크로 하여 상기 금속실리사이드층을 식각하여 금속실리사이드 패턴을 형성하는 단계 및 상기 금속실리사이드 패턴을 식각마스로 하여 상기 제1폴리실리콘층을 식각하는 단계를 구비하여 이루어진다.
따라서, 로딩효과가 감소하여 충분한 공정마진을 확보할 수 있으며, 양호한 형상의 게이트 패턴을 얻을 수 있다는 효과가 있다.

公开(公告)号：KR1019970052761A

公开(公告)日：1997-07-29

申请号：KR1019950049330

申请日：1995-12-13

Applicant: 삼성전자주식회사

Inventor： 정민제 ,  한준호

IPC: H01L21/3065

Abstract: 게이트 폴리 구조를 갖는 반도체소자 패턴 형성방법이 개시되어 있다.
본 발명의 패턴 형성방법은, 반도체 기판 위에 제1폴리실리콘층, 금속실리사이드층, 제1폴리실리콘층 및 포토레지스트층을 차례로 적층하는 단계, 상기 포토레지스트층을 노광, 현상하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 제2폴리실리콘층을 식각하여 제2폴리실리콘 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 상기 제2폴리실리콘 패턴을 식각마스크로 하여 상기 금속실리사이드층을 식각하여 금속실리사이드 패턴을 형성하는 단계 및 금속실리사이드 패턴을 식각마스크로 하여 상기 제1폴리실리콘층을 식각하는 단계를 구비하여 이루어진다.
따라서, 로딩효과가 감소하여 충분한 공정마진을 확보할 수 있으며, 양호한 형상의 게이트 패턴을 얻을 수 있다는 효과가 있다.