반도체소자의 제조방법
    1.
    发明授权
    반도체소자의 제조방법 有权
    使用其制造半导体器件的方法

    公开(公告)号:KR100585183B1

    公开(公告)日:2006-05-30

    申请号:KR1020060006586

    申请日:2006-01-21

    Abstract: 웨이퍼의 가장자리에 형성된 누적된 물질층들을 비선택적으로 그리고 정밀하게 제어하면서 제거할 수 있는 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치 및 그 방법들이 개시된다. 본 발명의 플라즈마 처리장치는, 웨이퍼 처리가 가능한 처리챔버 내의 하측에 설치되며, 그 상부면에 웨이퍼를 장착할 수 있는 하부전극과 상기 하부전극의 외측벽을 따라 이격되어 있는 측부전극을 포함한다. 또한, 상기 하부전극 및 상기 측부전극에 대응하여 상기 처리챔버의 상측에 원통상으로 설치되어 있는 상부전극 및 상기 하부전극상에 장착되는 상기 웨이퍼의 가장자리 영역에 플라즈마를 형성할 수 있도록 상기 상부전극, 하부전극 및 측부전극 중의 적어도 하나에 연결된 RF소오스를 포함한다. 원통상의 절연판이 상기 상부전극의 내측에 부착되며, 상기 절연판과 상기 상부전극의 내측벽과의 사이로 통과되는 공정가스가 상기 웨이퍼의 가장자리로 외향 공급되도록 적어도 외측으로 하향 경사진 부분을 포함한다.

    반도체소자의 금속막 형성방법

    公开(公告)号:KR100493850B1

    公开(公告)日:2005-08-29

    申请号:KR1019980026953

    申请日:1998-07-04

    Abstract: 본 발명은 반도체소자의 금속막 형성방법에 관한 것이다.
    본 발명의 반도체소자의 금속막 형성방법은, 반도체기판 상에 제1절연막을 형성시킨 후, 상감기법의 프로파일을 가지는 패턴 등이 형성되도록 상기 제1절연막을 제거시키는 단계; 상기 상감기법의 프로파일을 가지는 패턴을 포함하는 절연막의 표면으로 경계금속막을 형성시킨 후, 그 상부에 금속막을 형성시키는 단계; 상기 금속막 상에 제2절연막을 형성시킨 후, 상기 금속막이 노출되도록 상기 제2절연막을 에치백시키는 단계; 및 상기 제1절연막 상의 경계금속막이 노출되도록 상기 금속막을 에치백시키는 단계를 구비하여 이루어짐을 특징으로 한다.
    따라서, 에치백을 이용한 콘택홀 또는 상감기법의 프로파일을 가지는 패턴 내의 금속막의 형성시 발생하는 불량을 최소화시켜 반도체소자의 신뢰도를 향상시킬 수 있고, 또한 기존의 식각장치를 활용할 수 있는 효과가 있다.

    반도체 제조 공정에 사용되는 전극
    3.
    发明公开
    반도체 제조 공정에 사용되는 전극 无效
    用于半导体制造工艺的电极以提高生产率

    公开(公告)号:KR1020040095088A

    公开(公告)日:2004-11-12

    申请号:KR1020030028691

    申请日:2003-05-06

    Abstract: PURPOSE: An electrode for semiconductor fabrication process is provided to reduce the cost of consumable parts and troubles due to components, prevent reduction of efficiency of fabrication equipment, and enhance the productivity by improving a structure of the electrode. CONSTITUTION: An electrode for semiconductor fabrication process is formed with SiC. The electrode for semiconductor fabrication process further includes a plurality of gas distribution holes(12). The electrode is formed with a clamp type SiC electrode(10a). The gas distribution holes are formed on a planarized SiC plate.

    Abstract translation: 目的:提供一种用于半导体制造工艺的电极,以降低消耗部件的成本和由于部件引起的故障,防止制造设备的效率降低,并且通过改善电极的结构来提高生产率。 构成:用SiC制成半导体制造工艺的电极。 用于半导体制造工艺的电极还包括多个气体分配孔(12)。 电极由钳形SiC电极(10a)形成。 气体分配孔形成在平坦化的SiC板上。

    가스 인젝터 및 이를 갖는 식각 장치
    4.
    发明公开
    가스 인젝터 및 이를 갖는 식각 장치 失效
    气体注射器和气体注入装置

    公开(公告)号:KR1020020060509A

    公开(公告)日:2002-07-18

    申请号:KR1020010001635

    申请日:2001-01-11

    CPC classification number: C23C16/45565 H01J37/3244

    Abstract: PURPOSE: A gas injector and an etching device having the gas injector are provided to prevent the generation of particles due to the gas injector when etching is performed and to easily carry out the maintenance by minimizing the damage of the gas injector. CONSTITUTION: The gas injector(40) includes a body(405) and an injecting unit. The body forms the shape of the gas injector, and the injecting unit forms a path for injecting a gas. The body includes a first cylinder(410) and a second cylinder(420). The injecting unit includes a third hole(430a) and a fourth hole. The third hole is formed at the first cylinder, while the fourth hole is formed at the second cylinder. The diameter and length of the third hole are longer than the diameter and length of the fourth hole. The third hole and the fourth hole have the same center shafts. The third and fourth holes are formed parallel to the first and second cylinders.

    Abstract translation: 目的:提供一种气体注入器和具有气体注入器的蚀刻装置,以防止在执行蚀刻时由于气体注入器而产生颗粒,并且通过最小化气体喷射器的损坏来容易地进行维护。 构成:气体喷射器(40)包括主体(405)和注射单元。 主体形成气体喷射器的形状,并且喷射单元形成用于喷射气体的路径。 主体包括第一气缸(410)和第二气缸(420)。 注射单元包括第三孔(430a)和第四孔。 第三孔形成在第一圆柱体上,而第四孔形成在第二圆柱体上。 第三孔的直径和长度比第四孔的直径和长度长。 第三孔和第四孔具有相同的中心轴。 第三和第四孔平行于第一和第二气缸形成。

    랙도어의힌지장치
    5.
    发明授权
    랙도어의힌지장치 失效
    机架门铰链装置

    公开(公告)号:KR100296027B1

    公开(公告)日:2001-09-22

    申请号:KR1019980048953

    申请日:1998-11-14

    Inventor: 김태룡

    Abstract: 본 발명은 통신시스템에서 랙 도어의 힌지 장치에 관한 것으로서, 개시된 힌지 장치는 랙 도어에 의해 개폐되는 통신시스템용 캐비넷 형 랙에 있어서, (a) 제1스텝과, 상기 제1스텝으로부터 단이진 제2스텝을 가지는 제1장착구멍을 포함하는 하우징; (b) 최상단의 힌지 돌기와, 상기 힌지 돌기 하측으로 상기 힌지 돌기의 직경크기보다 큰 걸림부와, 상기 걸림부 하측으로 연장된 가이드와, 상기 가이드의 하단부에 연장된 체결부와, 상기 체결부에 수직방향으로 형성된 제1체결구멍을 포함하여 상기 제1장착구멍에서 제한적인 수직이동을 하는 힌지 폴; (c) 상기 걸림부와 상기 제2스텝사이에 놓이는 압축코일 스프링; (d) 상기 체결부가 삽입되는 제2장착구멍과, 일측으로 연장된 손잡이와, 상기 제2장착구멍과 수직방향으로 연통하는 제2체결구멍을 구비하는 핸들; 및 (e) 상기 체결부의 제1체결구멍과 핸들의 제2체결구멍을 수평방향으로 관통하여 상기 힌지 폴을 잡아주는 체결수단으로 구성되어 안정적으로 힌지 기능을 수행한다.

    스토리지 노드 형성을 위한 폴리실리콘막의 식각 방법
    6.
    发明公开
    스토리지 노드 형성을 위한 폴리실리콘막의 식각 방법 无效
    用于形成存储节点的多晶硅层的蚀刻方法

    公开(公告)号:KR1020000043822A

    公开(公告)日:2000-07-15

    申请号:KR1019980060245

    申请日:1998-12-29

    Inventor: 김은형 김태룡

    Abstract: PURPOSE: A method for etching a polysilicon layer for forming a storage node is provided to enhance productivity by improving a low etch rate of a polysilicon layer. CONSTITUTION: A method for etching a polysilicon layer for forming a storage node comprises the following steps. A dry etch process for a polysilicon layer is performed by using a polysilicon layer and a photoresist pattern(18) having an etch selectivity as a mask. The dry etch process is performed by etching gases containing an O2 gas. The etch gases comprises the O2 gas of 1 sccm to 10 sccm, a Cl2 gas of 40 sccm to 200 sccm, and an SF6 gas of 3 sccm to 10 sccm.

    Abstract translation: 目的:提供用于蚀刻用于形成存储节点的多晶硅层的方法,以通过提高多晶硅层的低蚀刻速率来提高生产率。 构成:用于蚀刻用于形成存储节点的多晶硅层的方法包括以下步骤。 通过使用具有蚀刻选择性的多晶硅层和光致抗蚀剂图案(18)作为掩模来进行多晶硅层的干蚀刻工艺。 通过蚀刻含有O 2气体的气体来进行干蚀刻工艺。 蚀刻气体包括1sccm至10sccm的O 2气体,40sccm至200sccm的Cl 2气体和3sccm至10sccm的SF 6气体。

    통신 기기용 랙의 전자파 차폐장치
    7.
    发明公开
    통신 기기용 랙의 전자파 차폐장치 无效
    用于通讯机械和工具的机架屏蔽电磁波的装置

    公开(公告)号:KR1020000032486A

    公开(公告)日:2000-06-15

    申请号:KR1019980048952

    申请日:1998-11-14

    Inventor: 김태룡

    CPC classification number: H05K9/0015 H04Q1/02 H04Q2201/02 H05K9/0062

    Abstract: PURPOSE: An apparatus for shielding an electromagnetic wave of a rack for a communication machinery and tools is provided to shield an electromagnetic wave being emitted via a gap between a door and a frame, and doors. CONSTITUTION: An apparatus for shielding an electromagnetic wave of a rack for a communication machinery and tools includes a frame(22,30), a large number of doors(24), and first, second and third gaskets(28,34). The frame is installed on the top and bottom of the rack. The large number of doors are installed between each frames. The first gasket is installed between gaps formed by the one side of the door close to the inside of the frame forming with a predetermined form. The second and third gaskets are installed on a combining part between the doors with a predetermined form.

    Abstract translation: 目的:提供一种用于屏蔽用于通信机械和工具的机架的电磁波的装置,用于屏蔽通过门和框架之间的间隙以及门而发射的电磁波。 构成:用于屏蔽用于通信机械和工具的机架的电磁波的装置包括框架(22,30),大量门(24)和第一,第二和第三垫圈(28,34)。 框架安装在机架的顶部和底部。 每个框架之间安装了大量门。 第一垫圈安装在由门的一侧形成的间隙之间,靠近框架内部以预定形式形成。 第二和第三垫圈以预定的形式安装在门之间的组合部分上。

    메모리 커패시터의 제조 방법
    8.
    发明公开
    메모리 커패시터의 제조 방법 无效
    制造存储器电容器的方法

    公开(公告)号:KR1020000026911A

    公开(公告)日:2000-05-15

    申请号:KR1019980044657

    申请日:1998-10-23

    Abstract: PURPOSE: A method for manufacturing memory capacitor is provided to simplify manufacturing processes and improve a step coverage by surrounding an upper part and side walls of bit line with an insulating material having a high selectivity,compared to an interlayer dielectric. CONSTITUTION: A memory capacitor includes a contact pad(106) connected to a substrate(100) through a first interlayer dielectric(104). Bit line bodies(111) having bit lines(108) are surrounded by insulating layers(107,109,110) on the first interlayer dielectrics(104) of both sides of the contact pad(106). A second interlayer dielectric is formed on the resultant structure, wherein the insulating layers(109,110) are made of silicon nitride having high etching selectivity compared to the second interlayer dielectric made of silicon oxide and used as an etching stopper. An opening used for a lower electrode of a capacitor is formed by partially etching the second interlayer dielectric to expose the upper surface of the contact pad(106). A storage electrode(118a) connected to the contact pad(106) is formed by filling the opening with a conductive layer.

    Abstract translation: 目的:提供一种用于制造记忆电容器的方法,以便与层间电介质相比,通过用具有高选择性的绝缘材料围绕位线的上部和侧壁来简化制造工艺并提高阶梯覆盖。 构成:存储电容器包括通过第一层间电介质(104)连接到衬底(100)的接触焊盘(106)。 具有位线(108)的位线体(111)被接触焊盘(106)两侧的第一层间电介质(104)上的绝缘层(107,109,110)包围。 在所得结构上形成第二层间电介质,其中绝缘层(109,110)由与氧化硅制成的第二层间电介质相比具有高蚀刻选择性的氮化硅制成并用作蚀刻停止层。 通过部分地蚀刻第二层间电介质以暴露接触焊盘(106)的上表面,形成用于电容器的下电极的开口。 通过用导电层填充开口来形成连接到接触焊盘(106)的存储电极(118a)。

    반도체소자의 금속막 형성방법
    9.
    发明公开
    반도체소자의 금속막 형성방법 失效
    形成半导体器件金属层的方法

    公开(公告)号:KR1020000007552A

    公开(公告)日:2000-02-07

    申请号:KR1019980026953

    申请日:1998-07-04

    Abstract: PURPOSE: A forming method of a metal layer is provided to improve reliability of semiconductor devices by minimizing defects generated while forming the metal layer in a pattern having a contact hole or an inlay profile. CONSTITUTION: The method comprises the steps of forming a first insulating layer on a semiconductor substrate; removing the first insulating layer to form a pattern having the inlay profile; forming an interface metal layer on a surface of the insulating layer including the pattern having the inlay profile; forming a metal layer on the interface metal layer; forming a second insulating layer on the metal layer; etching back the second insulating layer to expose the metal layer; and etching back the metal layer to expose the interface metal layer on the first insulating layer.

    Abstract translation: 目的:提供金属层的形成方法,以通过使形成具有接触孔或镶嵌轮廓的图案中的金属层所产生的缺陷最小化来提高半导体器件的可靠性。 构成:该方法包括以下步骤:在半导体衬底上形成第一绝缘层; 去除第一绝缘层以形成具有嵌体轮廓的图案; 在包括具有嵌体轮廓的图案的绝缘层的表面上形成界面金属层; 在界面金属层上形成金属层; 在所述金属层上形成第二绝缘层; 蚀刻第二绝缘层以暴露金属层; 并蚀刻回金属层以暴露第一绝缘层上的界面金属层。

    건식 식각 장치
    10.
    发明公开

    公开(公告)号:KR1019990053830A

    公开(公告)日:1999-07-15

    申请号:KR1019970073532

    申请日:1997-12-24

    Abstract: 반도체 소자의 제조에 사용되는 건식 식각 장치에 대해 개시한다. 본 발명에 따른 건식 식각 장치에 따르면, 플라즈마의 분포를 조절하며 캐소드를 받치고 있는 제한 링을 고정시키는 나사는 플라즈마 밀도를 균일하게 하기 위한 금속 링과의 거리가 최대가 되는 위치에 설치된다. 따라서 미세 아킹을 방지하고 플라즈마를 웨이퍼상에만 분포시켜, 식각 공정 진행 도중 오염 입자가 발생하는 것을 방지하여 건식 식각 공정의 수율을 향상시킬 수 있게 된다.

Patent Agency Ranking