公开(公告)号：KR100626379B1

公开(公告)日：2006-09-20

申请号：KR1020040052076

申请日：2004-07-05

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C16/10

CPC classification number: G11C16/10 ,  G11C16/30

Abstract: 여기에 개시된 불휘발성 메모리 장치는, 복수개의 프로그램 데이터를 입력받아 임시로 저장한 후, 일정 주기의 내부 클럭에 동기 되어 "0"의 값을 갖는 데이터를 순차적으로 스캐닝하고, 스캐닝된 "0" 데이터가 소정의 개수에 도달하면 스캐닝 동작을 중단하고 지금까지 찾은 "0"의 데이터의 그룹을 동시에 프로그램해 준다. 그리고, 상기 데이터 그룹에 대한 프로그램이 종료되고 나면, 다음 순서의 프로그램 데이터부터 다시 스캐닝을 진행하고, 마지막 데이터까지 스캐닝이 진행되고 나면, 지금까지 찾아낸 데이터 0의 데이터 그룹을 동시에 프로그램해 준다. 그 결과, 데이터를 프로그램 하는데 걸리는 평균 시간이 단축된다.

公开(公告)号：KR1020060040381A

公开(公告)日：2006-05-10

申请号：KR1020040089952

申请日：2004-11-05

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: G11C16/12 ,  G11C16/34

CPC classification number: G11C16/12 ,  G11C16/08 ,  G11C16/24 ,  G11C16/30 ,  G11C16/3436

Abstract: 여기에 개시되는 불 휘발성 메모리 장치를 프로그램하는 방법은 N번째 프로그램 구간 동안 소정의 프로그램 조건에 따라 메모리 셀에 워드 라인 전압 및 비트 라인 전압을 인가하는 단계와; 상기 N번째 프로그램 구간 동안 상기 비트 라인 전압이 검출 전압보다 낮은 지의 여부를 검출하는 단계와; 그리고 상기 검출 결과에 따라 (N+1)번째 프로그램 구간의 프로그램 조건을 결정하는 단계를 포함한다.

Abstract translation: 如本文公开的对非易失性存储器件进行编程的方法包括：在第N编程时段期间，根据预定的编程条件将字线电压和位线电压施加到存储器单元; 在第N编程时段期间检测位线电压是否低于检测电压; 并根据检测结果确定第（N + 1）个节目时段的节目条件。

公开(公告)号：KR1020060035132A

公开(公告)日：2006-04-26

申请号：KR1020040084485

申请日：2004-10-21

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C16/12

CPC classification number: G11C16/30 ,  G11C16/10 ,  G11C16/24 ,  G11C16/34

Abstract: Disclosed is a non-volatile memory device and a method of programming the same. The non-volatile memory device is programmed by applying a wordline voltage, a bitline voltage, and a bulk voltage to memory cells within the device. During a programming operation for the device, the bulk voltage is generated by a first pump. However, where the bulk voltage exceeds a predetermined detection voltage, a second pump is further activated in order to lower the bulk voltage.

公开(公告)号：KR1020060003258A

公开(公告)日：2006-01-10

申请号：KR1020040052076

申请日：2004-07-05

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C16/10

CPC classification number: G11C16/10 ,  G11C16/30 ,  G11C7/222 ,  G11C16/32 ,  G11C16/3436

Abstract: A nonvolatile memory device includes a memory cell array, a data scanning unit, and a program unit. The memory cell array includes a plurality of memory cells, where each of the memory cells is programmable to store data have a first logic value or a second logic value. The data scanning unit is configured to search among a plurality of data to be programmed in the memory cells to identify data having the second logic value. The program unit is configured to group the identified data having the second logic value, and to program at least a portion of the group of identified data at a same time into the memory cells.

Abstract translation: 这里所公开的非易失性存储装置是，接收多个节目数据，然后暂时存储，在同步与预定周期＆QUOT的内部时钟; 0＆QUOT;数据具有在序列中的值的扫描，并将扫描＆QUOT; 0＆QUOT 。 当数据达到预定数量时，扫描操作停止，并且一组数据“0” 当数据组的程序结束时，再次从下一个程序的程序数据开始扫描，当继续扫描到最后一个数据时，到目前为止发现的数据0的数据组被同时编程。 结果，编程数据所需的平均时间减少了。

公开(公告)号：KR1020050099329A

公开(公告)日：2005-10-13

申请号：KR1020040024600

申请日：2004-04-09

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C16/10

CPC classification number: G11C8/12 ,  G11C16/0416 ,  G11C16/10 ,  G11C16/08 ,  G11C16/24 ,  G11C16/3436

Abstract: A NOR flash memory device is capable of shortening a program time. Included is a cell array segmented into a plurality of banks, a data input buffer to receive and store data composed of units of words, the number of units corresponding to the number of banks, and a program driver to apply a program voltage contemporaneously to the banks. According to the present invention, a plurality of program data composed of word units is programmed at the same time, so that the time for programming the whole memory cell array can be shortened.

公开(公告)号：KR1020050049170A

公开(公告)日：2005-05-25

申请号：KR1020030083060

申请日：2003-11-21

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: G06F12/00

Abstract: 본 발명은 특권 모드와 비특권 모드의 서로 다른 수행 모드를 제공하는 운영 체제를 구비한 시스템에서 인터럽트를 처리하기 위한 방법에 있어서, 상기 비특권 모드에서 동작하는 임의의 프로세스로에서 소정의 인터럽트를 처리하기 위한 인터럽트 서비스 루틴(ISR)을 등록하는 과정과, 상기 인터럽트 서비스 루틴(ISR)에 대응되는 인터럽트 발생시 이전 프로세스 작업을 일시 중지하고 상기 등록된 인터럽트 서비스 루틴(ISR)을 수행하도록 하는 과정을 포함함을 특징으로 한다.

公开(公告)号：KR1020040051197A

公开(公告)日：2004-06-18

申请号：KR1020020079083

申请日：2002-12-12

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C29/00

CPC classification number: G11C29/34 ,  G11C8/12 ,  G11C16/04 ,  G11C2029/1204 ,  G11C2029/2602

Abstract: PURPOSE: A flash memory device having a column pre-decoder capable of selecting overall column select transistors and a stress testing method thereof are provided to reduce stress testing time by selecting overall column select transistors and applying a high-voltage to each gate of the transistors to perform a stress testing. CONSTITUTION: A buffer(610) inputs an overall column select signal(AllColSel). Decoders (620,630) decode an output of the buffer(610) and column addresses(ColAdd(0),ColAdd(1),ColAdd(2),ColAdd(3)). Level shifters(202,204,206,208,212,214,216,218) vary a voltage level of each of column select signals(ColSel1(0),ColSel1(1),ColSel1(2),ColSel1(3),ColSel2(0),ColSel2(1),ColSel2(2),ColSel2(3)) connected to gates of column select transistors in response to outputs of the decoders(620,630). The column select signals(ColSel1(0),ColSel1(1),ColSel1(2),ColSel1(3),ColSel2(0),ColSel2(1),ColSel2(2),ColSel2(3)) are applied in a high-voltage in response to the overall column select signal(AllColSel) upon a stress testing.

Abstract translation: 目的：提供具有能够选择总体列选择晶体管的列预解码器的闪存器件及其应力测试方法，以通过选择总体列选择晶体管并向晶体管的每个栅极施加高电压来减少压力测试时间 进行压力测试。 构成：缓冲器（610）输入整体列选择信号（AllColSel）。 解码器（620,630）解码缓冲器（610）和列地址（ColAdd（0），ColAdd（1），ColAdd（2），ColAdd（3））的输出。 电平移位器（202,204,206,208,212,214,216,218）改变列选择信号（ColSel1（0），ColSel1（1），ColSel1（2），ColSel1（3），ColSel2（0），ColSel2（1），ColSel2（2） ，ColSel2（3）），其响应于解码器（620,630）的输出而连接到列选择晶体管的栅极。 柱选择信号（ColSel1（0），ColSel1（1），ColSel1（2），ColSel1（3），ColSel2（0），ColSel2（1），ColSel2（2），ColSel2（3） - 在应力测试时响应于整体色谱柱选择信号（AllColSel）的电压。

公开(公告)号：KR100399365B1

公开(公告)日：2003-09-26

申请号：KR1020000073031

申请日：2000-12-04

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  이성수

IPC: G11C16/02

CPC classification number: G11C29/44 ,  G11C29/40

Abstract: A nonvolatile semiconductor memory device has a special test mode and circuitry for counting its own fail bits. During the test mode, test data is stored in the memory, and also in a special expected data buffer. The test data stored in the memory cells are then compared to that stored in the expected data buffer. Where there is no correspondence, fail bits are detected. The lack of correspondence is registered, counted, and output to a data output buffer block.

Abstract translation: 非易失性半导体存储器件具有特殊的测试模式和用于对其自身的故障位进行计数的电路。 在测试模式下，测试数据存储在内存中，也存储在特殊的预期数据缓冲区中。 然后将存储在存储器单元中的测试数据与存储在预期数据缓冲器中的测试数据进行比较。 在没有对应关系的情况下，检测到失败位。 对应关系的缺失被注册，计数并输出到数据输出缓冲块。

公开(公告)号：KR100389867B1

公开(公告)日：2003-07-04

申请号：KR1020010031124

申请日：2001-06-04

Applicant: 삼성전자주식회사

Inventor： 김범수 ,  조유근 ,  민상렬 ,  노삼혁 ,  이귀영 ,  김종민 ,  인지현 ,  정재용 ,  이동희 ,  김제성 ,  최종무

IPC: G06F12/00

CPC classification number: G06F12/0246 ,  G06F3/0679 ,  G06F13/4239 ,  G06F2212/2022 ,  G06F2212/7203

Abstract: A flash memory management method is provided. According to the method, when a request to write the predetermined data to a page to which data has been written is made, the predetermined data is written to a log block corresponding to a data block containing the page. When a request to write the predetermined data to the page again is received, the predetermined data is written to an empty free page in the log block. Even if the same page is requested to be continuously written to, the management method allows this to be processed in one log block, thereby improving the effectiveness in the use of flash memory resources.

Abstract translation: 提供了一种闪存管理方法。 根据该方法，当向写入了数据的页面写入预定数据的请求被写入时，预定数据被写入与包含该页面的数据块相对应的日志块。 当接收到再次向页面写入预定数据的请求时，预定数据被写入日志块中的空闲空闲页面。 即使请求连续写入同一页面，管理方法也可以在一个日志块中处理，从而提高使用闪存资源的效率。

公开(公告)号：KR100385229B1

公开(公告)日：2003-05-27

申请号：KR1020000076375

申请日：2000-12-14

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  이성수

IPC: G11C16/12

CPC classification number: G11C16/3427 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/3418

Abstract: Disclosed is a non-volatile semiconductor memory device including a circuit for controlling potentials of select lines and word lines in accordance with bit line setup, string select line setup, program and discharge periods of a program cycle. The control circuit biases a string select line to a power supply voltage during the bit line setup period in the program cycle, and to a voltage between the power supply voltage and ground voltage during the string select line setup and the program periods. According to the string select line control scheme, program disturb due to a noise voltage induced at a string select line when a program voltage is applied to a word line adjacent to the string select line is prevented.

Abstract translation: 公开了一种非易失性半导体存储器件，包括用于根据位线设置，串选择线设置，编程周期的编程和放电周期来控制选择线和字线的电位的电路。 控制电路在编程周期中的位线设置时段期间将串选择线偏置为电源电压，并且在串选择线设置期间和编程时段期间将串选择线偏置到电源电压和地电压之间的电压。 根据串行选择线控制方案，防止了当编程电压被施加到与串选择线相邻的字线时由于在串选择线处感应的噪声电压而导致的编程干扰。