公开(公告)号：KR1020100002505A

公开(公告)日：2010-01-07

申请号：KR1020080062420

申请日：2008-06-30

Applicant: 삼성전자주식회사

Inventor： 허정훈

IPC: H04L27/00

CPC classification number: H04B1/0475 ,  H03G3/3047 ,  H04B2001/0416 ,  H04W52/50 ,  H04W52/52

Abstract: PURPOSE: A mobile telecommunication device having shrink memory and ramping data sending method therefore are provided to reduce the transmission amount of ramping data transmitted through the serial interface. CONSTITUTION: The transmission sample extractor(106) extracts ramping data about the transmitted ramping sample. The storage unit(104) stores ramping data extracted from the electrical transmission sample extraction part' in the memory area. The control unit(102) extracts the difference between 'ramping data of the previous saved in the storage and extracted ramping data. The extracted value is created as sample difference ramping data. The serial interface unit(110) transmits sampling difference data with the analog baseband processing unit with the seria.

Abstract translation: 目的：提供具有收缩存储器和斜坡数据发送方法的移动电信设备，以减少通过串行接口发送的斜坡数据的传输量。 构成：透射样品提取器（106）提取关于透射斜坡样品的斜坡数据。 存储单元（104）将从电传输样本提取部分提取的倾斜数据存储在存储区域中。 控制单元（102）提取保存在存储器中的先前斜坡数据和提取的斜坡数据之间的差。 提取的值被创建为样本差值斜坡数据。 串行接口单元（110）用模拟基带处理单元发送采样差分数据。

公开(公告)号：KR1020170106774A

公开(公告)日：2017-09-22

申请号：KR1020160030317

申请日：2016-03-14

Applicant: 삼성전자주식회사

Inventor： 신택균 ,  서준호 ,  허정훈

IPC: G06F9/50 ,  G06F9/28 ,  G06F15/78 ,  G06F13/16

CPC classification number: H04W52/0229 ,  H04W52/028 ,  Y02D70/1262 ,  Y02D70/168

Abstract: 모뎀데이터에따라코어스위칭이수행되는애플리케이션프로세서및 이를포함하는시스템온 칩이제공된다. 애플리케이션프로세서는, 단위시간당 제1 데이터를처리하는제1 코어, 단위시간당 제1 데이터보다많은제2 데이터를처리하는제2 코어, 및커뮤니케이션프로세서에수신되는메시지신호의분석결과와센싱신호를고려하거나, 또는커뮤니케이션프로세서에제공되는전력을고려하여제1 코어와제2 코어중 어느하나의활성화(active) 여부를결정하는룩업테이블을포함한다.

Abstract translation: 提供了根据调制解调器数据执行核心切换的应用处理器和包括应用处理器的片上系统。 应用处理器包括每单位时间处理第一数据的第一核，每单位时间处理比第一数据多的数据的第二核，以及考虑通信处理器接收的消息信号的分析结果和感测信号的第二处理器 或者考虑提供给通信处理器的功率确定第一核心和第二核心中的任何核心是否活动的查找表。

公开(公告)号：KR1020160142604A

公开(公告)日：2016-12-13

申请号：KR1020150078554

申请日：2015-06-03

Applicant: 삼성전자주식회사

Inventor： 허정훈 ,  조명철 ,  최연식

IPC: G06F1/32 ,  G06F1/26

CPC classification number: G06F1/3296 ,  G06F1/26 ,  Y02D10/172

Abstract: 병합된파워레일을통해전원전압을공급받는시스템온 칩및 이를포함하는모바일시스템이개시된다. 모바일시스템은시스템온 칩및 전력관리집적회로(PMIC)를포함할수 있다. 시스템온 칩은제 1 및제 2 신호처리회로를포함하고, 제 1 및제 2 신호처리회로의동작상태에기초하여동적전압스케일링(DVS) 제어신호를발생한다. 전력관리집적회로는 DVS 제어신호에응답하여크기가조절되는전원전압을발생하고전원전압을하나의파워레일을통해제 1 및제 2 신호처리회로에공급한다. 따라서, 시스템온 칩을포함하는모바일시스템은시스템온 칩의동작상태에따라전압조절을빠르게수행할수 있으며성능이향상될수 있다.

Abstract translation: 移动系统包括SOC和PMIC。 SOC包括第一信号处理电路和第二信号处理电路，并且基于第一信号处理电路和第二信号处理电路的工作状态生成动态电压缩放（DVS）控制信号。 PMIC产生电压，其电压响应于DVS控制信号而被控制，并且通过单个电源轨将电源电压提供给第一信号处理电路和第二信号处理电路。

公开(公告)号：KR1020150115382A

公开(公告)日：2015-10-14

申请号：KR1020140040325

申请日：2014-04-04

Applicant: 삼성전자주식회사

Inventor： 이종필 ,  윤수현 ,  최재승 ,  허정훈

IPC: G11C11/413

CPC classification number: G06F1/3275 ,  G06F1/324 ,  G11C5/14 ,  G11C7/04 ,  G11C7/08 ,  G11C7/1045 ,  G11C7/22 ,  G11C11/419 ,  Y02D10/126 ,  Y02D10/14

Abstract: 집적회로는, 전력관리부및 하나이상의메모리장치들을포함한다. 상기전력관리부는동작상태를모니터링하여복수의전력레벨들중에서현재의동작상태에상응하는동작전력레벨을결정하고, 상기결정된동작전력레벨의타이밍마진을나타내는복수의그레이비트신호들로이루어진그레이코드신호를제공한다. 상기메모리장치들은상기그레이코드신호에기초하여동작타이밍을조절한다. 그레이코드를이용하여타이밍마진을제공함으로써타이밍마진의변경시발생할수 있는에러를방지하면서도동작을중지함이없이효율적으로메모리장치의타이밍마진을보정할수 있다.

Abstract translation: 集成电路包括电源管理部分和一个或多个存储器件。 电源管理部分监视操作状态，确定与多个功率电平中的当前操作状态相对应的操作功率电平，并提供由多个灰度位信号组成的灰度信号，该灰度信号显示所确定的操作的定时裕度 能量等级。 存储器件基于灰色码信号来调整操作定时。 通过使用灰度代码提供定时裕度，本发明可以防止在改变定时裕度时可能引起的错误，并且在不停止操作的情况下有效地校准存储器件的定时裕度。

公开(公告)号：KR1020150096901A

公开(公告)日：2015-08-26

申请号：KR1020140017765

申请日：2014-02-17

Applicant: 삼성전자주식회사

Inventor： 허정훈 ,  이종필

IPC: G06F1/32

CPC classification number: G06F1/3296 ,  G05F1/10 ,  G05F3/02 ,  G06F1/26 ,  H02M3/158 ,  H02M3/33507 ,  H02M3/33561 ,  H02M2001/0032 ,  H02M2001/0045 ,  H02M2001/009 ,  Y02B70/16 ,  Y02D10/172

Abstract: 전력 관리 장치는 제1 레귤레이터, 제2 레귤레이터 및 제어 레지스터부를 포함한다. 상기 제1 레귤레이터는 응용 프로세서의 제1 파워 도메인에 제1 구동 전압을 제공한다. 상기 제2 레귤레이터는 상기 응용 프로세서의 제2 파워 도메인에 상기 제1 구동 전압과 상관관계를 가지며 상기 제1 구동 전압보다 낮은 레벨의 제2 구동 전압을 제공한다. 상기 제어 레지스터부는 제1 구동 모드에서는 상기 제1 구동 전압의 레벨을 유지하고 제2 구동 모드에서는 상기 제1 구동 전압이 상기 제2 구동 전압과 연동되어 일정한 차이를 가지도록 상기 제1 레귤레이터와 상기 제2 레귤레이터에 각각 제1 기준 전압과 제2 기준 전압을 제공하는 기준 전압 생성부를 제어한다.

Abstract translation: 电源管理装置包括第一调节器，第二调节器和控制寄存器。 第一稳压器为应用处理器的第一电源域提供第一驱动电压。 第二调节器提供与应用处理器的第二电源域具有与第一驱动电压相关并且低于第一驱动电压的第二驱动电压。 控制寄存器单元控制参考电压产生单元，其分别向第一和第二调节器提供第一和第二参考电压，以将第一驱动电压的电平维持在第一驱动模式，并将第二驱动电压保持为与第 第一驱动电压，同时保持第二驱动模式中的预定差。

公开(公告)号：KR1020130087735A

公开(公告)日：2013-08-07

申请号：KR1020120008822

申请日：2012-01-30

Applicant: 삼성전자주식회사

Inventor： 이재곤 ,  김동근 ,  김시영 ,  허정훈

IPC: G06F9/48

CPC classification number: G06F1/3243 ,  G06F1/3203 ,  G06F1/3287 ,  G06F9/4812 ,  G06F9/5094 ,  G06F13/24 ,  Y02D10/152 ,  Y02D10/22 ,  Y02D50/20

Abstract: PURPOSE: An interrupt spreading method, an interrupt spreading device, and a system on chip having the same are provided to prevent processors in an inactive state from being consecutively changed into an active state within a short time, thereby preventing the generation of an inrush current in the inside of the processors. CONSTITUTION: Interrupt holders (120_1~120_m) receive interrupt request signals and output the interrupt request signals to processors at a set time interval. If a time interval between adjacent interrupt request signals among the interrupt request signals is smaller than the set time interval, an interrupt arbiter (140) adjusts the time interval to the set time interval. The interrupt request signals are generated on the basis of a plurality of interrupts outputted from a plurality of interrupt sources.

Abstract translation: 目的：提供中断扩展方法，中断扩展装置和具有该中断扩展装置的片上系统，以防止处于非活动状态的处理器在短时间内连续地变为活动状态，从而防止产生浪涌电流 在处理器的内部。 构成：中断持有者（120_1〜120_m）接收中断请求信号，并以设定的时间间隔向处理器输出中断请求信号。 如果中断请求信号中的相邻中断请求信号之间的时间间隔小于设定的时间间隔，则中断仲裁器（140）将时间间隔调整到设定的时间间隔。 基于从多个中断源输出的多个中断产生中断请求信号。

公开(公告)号：KR1020130066398A

公开(公告)日：2013-06-20

申请号：KR1020110133195

申请日：2011-12-12

Applicant: 삼성전자주식회사

Inventor： 김동근 ,  권순철 ,  김시영 ,  이재곤 ,  허정훈

IPC: G06F1/04 ,  H03K5/19

CPC classification number: H03K5/04 ,  G06F1/08 ,  G06F1/324 ,  H03K19/0016 ,  H03K21/00 ,  H03K21/10 ,  Y02D10/126 ,  Y02D50/20

Abstract: PURPOSE: A clock control method of an SoC(System On Chip) including a function block, an SoC implementing the same, and a semiconductor system including the same are provided to reduce unnecessary power consumption by separately controlling an operating clock supplied to the function block. CONSTITUTION: A clock generating unit(110) generates a reference clock having a reference frequency. A clock controller(100) monitors a state of a function block(120) to determine the state as an activation mode, a wakeup mode, or an inactivation mode. The clock controller changes an operating frequency in the inactivation mode to a first frequency. The clock controller changes the operating frequency in the wakeup mode to a second frequency. The clock controller changes the operating frequency in the activation mode to a third frequency. The clock controller outputs an operating clock having the operating frequency corresponding to each mode to the function block.

Abstract translation: 目的：提供一种包括功能块，实现该功能块的SoC的SoC（片上系统）的时钟控制方法以及包含该SoC的SoC的半导体系统，通过分别控制提供给功能块的工作时钟来减少不必要的功耗 。 构成：时钟发生单元（110）产生具有参考频率的参考时钟。 时钟控制器（100）监视功能块（120）的状态，以将状态确定为激活模式，唤醒模式或失活模式。 时钟控制器将处于非激活模式的工作频率改变为第一频率。 时钟控制器将唤醒模式下的工作频率改变为第二个频率。 时钟控制器将激活模式下的工作频率改变为第三个频率。 时钟控制器将具有对应于每种模式的工作频率的工作时钟输出到功能块。

公开(公告)号：KR100933717B1

公开(公告)日：2009-12-24

申请号：KR1020090044192

申请日：2009-05-20

Applicant: 삼성전자주식회사

Inventor： 신수동 ,  김명진 ,  허정훈

IPC: B29C45/38 ,  B29C45/27 ,  B29C45/28 ,  B29C45/26

CPC classification number: B29C45/38 ,  B29C45/2602 ,  B29C45/2756 ,  B29C2045/388 ,  B29K2101/12 ,  Y10S425/051

Abstract: PURPOSE: An injection mold and an injection molding method using the same are provided to reduce the consumption of resin by separating a gate molded product and an injection-molded product within the mold. CONSTITUTION: An injection mold comprises an extension pipe(2) which is installed inside the mold and provided with a nozzle(3) on one end thereof, a nozzle location holder plate(11) with a nozzle insertion groove(12), a gate lock pin holder plate(14) which is installed under the extension pipe and the nozzle location holder plate and includes a gate lock pin(13) coupled with a gate molded product to separate the gate molded product from an injection-molded product, a gate stripper plate(19) which is installed under the gate lock pin holder plate and separates the gate molded product from the nozzle, and upper and lower templates(25,27) which are formed under the gate stripper plate to form a cavity(26) corresponding to the product shape.

Abstract translation: 目的：提供一种注射模具和使用其的注射成型方法，以通过在模具内分离浇注模制产品和注模产品来减少树脂的消耗。 构成：注射模具包括延伸管（2），该延伸管（2）安装在模具内部并在其一端上设置有喷嘴（3），具有喷嘴插入槽（12）的喷嘴位置保持板（11） 锁定销托架板（14），其安装在延伸管下方和喷嘴位置保持板上，并且包括与门模制产品耦合的门锁销（13），以将浇注模制产品与注射成型产品分离， 剥离板（19），其安装在闸锁销保持板下方并将浇口模制产品与喷嘴分离，以及形成在闸板剥离板下方形成空腔（26）的上模板（25,27） 对应产品形状。

公开(公告)号：KR100480639B1

公开(公告)日：2005-03-31

申请号：KR1020020078165

申请日：2002-12-10

Applicant: 삼성전자주식회사

Inventor： 허정훈 ,  성평용 ,  곽노준

IPC: G11B7/08

Abstract: 광 픽업장치가 개시된다. 개시된 광 픽업장치는 베이스에는 소정깊이로 장착홈이 형성되어 있으며, 장착홈의 전면프레임에 움푹 들어가도록 형성되어 사양이 다른 프론트 포토 다이오드가 각각 장착될 수 있는 제1장착부 및 제2장착부를 구비하는 장착부와, 전면프레임에 상기 장착부에 대하여 상대적으로 돌출되도록 마련되어 프론트 포토 다이오드들을 각각 제1장착부 및 제2장착부에 장착되도록 안내하는 스톱퍼를 구비한다. 이와 같은 구성에 의하면, 사양이 상이한 프론트 포토 다이오드가 장착될 수 있으므로 신규 금형 제작에 필요한 제작기간과 비용을 절감할 수 있는 효과가 있다.

公开(公告)号：KR1020030090870A

公开(公告)日：2003-12-01

申请号：KR1020020028469

申请日：2002-05-22

Applicant: 삼성전자주식회사

Inventor： 허정훈

IPC: H04L9/14

CPC classification number: H04L9/0631 ,  H04L2209/122 ,  H04L2209/24

Abstract: PURPOSE: An encoding device using a safer+ algorithm for reducing a layout area and an encoding method thereof are provided to reduce the layout area and a manufacturing cost by processing sequentially 16 bytes one by one. CONSTITUTION: An encoding device using a safer+ algorithm for reducing a layout area includes a control circuit(400), a sub key generation circuit(300), the first selection circuit(201), an input register(203), an exclusive OR circuit(205), the second selection circuit(207), a byte selection circuit(209), an odd number key calculation circuit(211), an EL calculation circuit(213), an intermediate register(215), an even number key calculation circuit(217), the third selection circuit(219), a PHT register(221), the 17th key calculation circuit(227), and an output register(229). The encoding device further includes a PHT circulation circuit(223) and a circuit(225) of permutation calculation. The PHT circulation circuit(223) receives an output signal of the PHT register(221), performs a pseudo Hadamard transform, and outputs a result value. The permutation calculation circuit(225) receives an output signal of the PHT calculation circuit and performs a permutation process.

Abstract translation: 目的：提供一种使用更安全+算法减少布局区域的编码装置及其编码方法，以逐个处理顺序地逐个处理16个字节来减少布局面积和制造成本。 构成：使用更安全+算法减少布局区域的编码装置包括控制电路（400），子密钥生成电路（300），第一选择电路（201），输入寄存器（203），异或电路 （205），第二选择电路（207），字节选择电路（209），奇数密钥计算电路（211），EL计算电路（213），中间寄存器（215），偶数密钥计算 电路（217），第三选择电路（219），PHT寄存器（221），第17键计算电路（227）和输出寄存器（229）。 编码装置还包括PHT循环电路（223）和置换计算的电路（225）。 PHT循环电路（223）接收PHT寄存器（221）的输出信号，执行伪Hadamard变换，并输出结果值。 置换计算电路（225）接收PHT计算电路的输出信号并执行置换处理。