公开(公告)号：KR1020070081383A

公开(公告)日：2007-08-16

申请号：KR1020060013294

申请日：2006-02-10

Applicant: 삼성전자주식회사

Inventor： 홍종혁 ,  박동욱

IPC: H04B1/40 ,  H04B1/16 ,  H04B1/06 ,  H04L27/00

Abstract: A modem unit of a mobile terminal and its operation method are provided to reduce time taken until when data received by a channel decoder starts to be transmitted to a main memory and to be unnecessary to access additional memory by using linked list. A CPU(Central Processing Unit)(417) directly sets a source address of each buffer for receiving data and a destination address of each buffer for transmitting data in a DMA(Direct Memory Access) controller(413). A channel decoder(411) includes the buffers, decodes an input symbol of each frame, sequentially stores the result in the buffers, and generates a DMA request signal for outputting the stored data. The DMA controller receives the DMA request signal from the channel decoder, directly receives the number of data received by each buffer from the channel decoder, and outputs it to an external memory.

Abstract translation: 提供了一种移动终端的调制解调器单元及其操作方法，以便在由信道解码器接收到的数据开始发送到主存储器并且不需要使用链接列表访问附加存储器时，减少所花费的时间。 CPU（中央处理单元）（417）在DMA（直接存储器访问）控制器（413）中直接设置用于接收数据的每个缓冲器的源地址和用于发送数据的每个缓冲器的目的地址。 信道解码器（411）包括对每个帧的输入符号进行解码的缓冲器，将结果顺序地存储在缓冲器中，并产生用于输出存储的数据的DMA请求信号。 DMA控制器从通道解码器接收DMA请求信号，直接从通道解码器接收每个缓冲器接收的数据数，并将其输出到外部存储器。

公开(公告)号：KR100699814B1

公开(公告)日：2007-03-27

申请号：KR1020000064217

申请日：2000-10-31

Applicant: 삼성전자주식회사

Inventor： 심태헌 ,  홍종혁

IPC: H01L21/20

Abstract: 화이트결함이 현저히 감소될 수 있는 반도체 에피택셜 웨이퍼 및 그 제조방법이 개시된다. 본 발명의 에피택셜 웨이퍼는, 그 표면으로부터 일정 깊이의 표면영역은 결정결함이 없는 디누드존이 형성되며, 디누드존을 제외한 벌크부분은 게더링영역이 형성된 반도체 웨이퍼 기판 및 상기 반도체 웨이퍼 기판의 상부면에 형성된 에피택셜층을 포함한다.
산소석출물, 잉곳, 에피택셜층, 질소, 급속열처리

公开(公告)号：KR1020010016655A

公开(公告)日：2001-03-05

申请号：KR1019990031664

申请日：1999-08-02

Applicant: 삼성전자주식회사

Inventor： 조성훈 ,  홍종혁 ,  이곤섭 ,  최수열

IPC: H01L21/304

Abstract: PURPOSE: A method for improving planarization of a wafer in manufacturing the wafer is provided to simultaneously improve planarization and roughness of the wafer, by firstly etching a lapped wafer with an alkaline etching solution, and by secondly etching the wafer etched by the alkaline etching solution with an acid etching solution. CONSTITUTION: A surface of a wafer manufactured by slicing an ingot is lapped by a predetermined thickness. The lapped wafer is etched by an alkaline etching solution to improve planarization of the lapped wafer. An etching process using an acid etching solution is performed to improve roughness of the wafer etched by the alkaline etching solution. The wafer etched by the acid etching solution is polished.

Abstract translation: 目的：提供一种在制造晶片时改善晶片平面化的方法，以通过首先用碱性蚀刻溶液蚀刻重叠的晶片，并通过第二次蚀刻由碱性蚀刻溶液蚀刻的晶片来同时改善晶片的平坦化和粗糙度 用酸蚀刻溶液。 构成：通过将锭切片制成的晶片的表面以预定厚度研磨。 通过碱性蚀刻溶液蚀刻重叠的晶片以改善重叠晶片的平坦化。 执行使用酸蚀刻溶液的蚀刻工艺以改善由碱性蚀刻溶液蚀刻的晶片的粗糙度。 用酸蚀刻溶液蚀刻的晶片被抛光。

公开(公告)号：KR100244916B1

公开(公告)日：2000-02-15

申请号：KR1019970001149

申请日：1997-01-16

Applicant: 삼성전자주식회사

Inventor： 이곤섭 ,  박재근 ,  홍종혁 ,  조규철

IPC: H01L21/66

Abstract: 본 발명은 반도체소자 제조공정이 진행된 웨이퍼 상에 발생된 디펙트를 용이하게 분석할 수 있는 반도체 웨이퍼 디펙트 분석방법에 관한 것이다.
본 발명은, 반도체소자 제조공정이 진행되어 다층의 막질이 형성된 웨이퍼의 디펙트를 분석하는 반도체 웨이퍼 디펙트 분석방법에 있어서, 상기 웨이퍼 상에 형성된 디펙트를 어드레스화하는 S2 단계, 상기 어드레스화된 디펙트 상에 형성된 보호막을 제거하는 S4 단계, 상기 어드레스화된 디펙트를 마킹하는 S6 단계, 상기 마킹된 상기 디펙트를 절단하여 시편을 제작하는 S8 단계 및 상기 시편을 투과전자현미경(TEM)으로 촬영하는 S10 단계를 포함하여 이루어진다.
따라서, 분석공정에서의 디펙트의 분석결과의 신뢰성이 향상되는 효과가 있다.

公开(公告)号：KR1019990054222A

公开(公告)日：1999-07-15

申请号：KR1019970074026

申请日：1997-12-26

Applicant: 삼성전자주식회사

Inventor： 홍종혁 ,  이곤섭

IPC: H01L21/304

Abstract: 본 발명은 반도체 웨이퍼에서 발생하는 연마 유발 피트의 분석방법에 관한 것으로, 본 발명에서는 공격자/격자간원자 혼합형 웨이퍼를 사용하여 폴리싱 공정을 진행한 후 클리닝 공정 및 형태분석 공정을 통해 연마 유발 피트가 이와 유사한 형태의 COP 또는 리얼 파티클과 구별될 수 있도록 함으로써, 첫째, 연마 유발 피트를 발생시키는 폴리싱 설비에 적절한 조치를 취할 수 있으며, 둘째, 이러한 조치를 통해, 웨이퍼의 최종 품질을 현저히 향상시킬 수 있다.

公开(公告)号：KR1019980065185A

公开(公告)日：1998-10-15

申请号：KR1019970000034

申请日：1997-01-03

Applicant: 삼성전자주식회사

Inventor： 이곤섭 ,  박재근 ,  홍종혁 ,  박정민

IPC: H01L21/31

Abstract: 본 발명은 웨이퍼 상에 형성된 산화막질의 형태를 용이하게 분석할 수 있는 반도체 웨이퍼 상에 형성된 산화막질 분석방법에 관한 것이다.
본 발명은, 산화막이 형성된 웨이퍼 표면을 원자현미경을 이용하여 스캐닝하는 단계, 상기 스캐닝에 의해서 스캐닝된 상기 웨이퍼 상에 존재하는 디펙트의 위치를 좌표화하는 단계, 상기 좌표를 기준으로 상기 웨이퍼를 포커스이온빔장치를 이용하여 식각하는 단계 및 식각된 상기 웨이퍼를 상기 포커스이온빔장치를 이용하여 분석하는 단계를 포함하여 이루어진다.
따라서, 산화막이 형성된 웨이퍼 상에 존재하는 디펙트의 형태를 용이하게 분석할 수 있는 효과가 있다.