광 네트워크 유닛에서의 광 출력 제어장치 및 그 방법
    22.
    发明授权
    광 네트워크 유닛에서의 광 출력 제어장치 및 그 방법 有权
    用于控制光网络单元中的光传输的装置和方法

    公开(公告)号:KR100893214B1

    公开(公告)日:2009-04-16

    申请号:KR1020070028211

    申请日:2007-03-22

    Abstract: 본 발명에 따른 ONU에서의 광 출력 제어장치 및 그 방법은, ONU의 UP Stream 파장의 광신호를 감시하기 위하여 OLT로 전송되는 광 출력신호를 일부를 필터링하고, 필터링된 광신호를 포토 다이오드를 통해 모니터링하게 된다. 그리고 포토 다이오드는 모니터링하는 광신호를 전기적인 신호로 변환하고, 변환된 신호를 디지털 신호로 변환한다. 이렇게 변환된 신호(광출력 ON 신호)가 설정된 시간(타임슬롯 주기)동안 지속적으로 유지되는 되는 경우 또는 ON 상태로 간주되어 있을 정도의 광 출력이 감지되는 경우 광 출력을 차단하기 위하여 레이저 다이오드의 구동을 강제적으로 오프시켜 줌으로써, 레이저 다이오드의 오동작으로 인하여 정상적으로 동작하는 다른 ONU에 미치는 영향을 차단 및 보호하여 전체 PON 시스템을 안정적으로 동작할 수 있도록 한 것이다.

    무선 네트워크 침입방어 시스템 및 그 방법
    24.
    发明授权
    무선 네트워크 침입방어 시스템 및 그 방법 失效
    无线네트워크침입방어시스템및그방법

    公开(公告)号:KR100656484B1

    公开(公告)日:2006-12-11

    申请号:KR1020060013285

    申请日:2006-02-10

    Abstract: A wireless network intrusion defending system and a method thereof are provided to enable at least one station, placed within a service area of the first access point, to be connected to an external network through a station, decided as a bridge node, and a second access point, thereby defending against DoS(Denial of Service) attack without using a network processor. A wireless network intrusion resisting system comprises at least one access point(110~130), whose at least one station(112,114,116,118) is placed within a service area, and a control center(100). The control center(100) determines a bridge node from location information of the at least one station(112,114,116,118) within the service area of the access point(110~130). According as network intrusion occurs at a first access point(110), the control center(100) transmits operation converting packet, for converting at least one station(112,114,116,118) placed within the service area of the first access point(110) into an ad-hoc communication mode, to at least one station(112,114,116,118) placed within the service area of the first access point(110).

    Abstract translation: 提供了一种无线网络入侵防御系统及其方法,以使位于第一接入点的服务区域内的至少一个站点能够通过站点连接到外部网络,被确定为网桥节点,并且第二 接入点,从而在不使用网络处理器的情况下抵御DoS(拒绝服务)攻击。 无线网络入侵防御系统包括至少一个接入点(110〜130)和控制中心(100),其中至少一个站点(112,114,116,118)被放置在服务区域内。 控制中心(100)根据接入点(110〜130)的服务区内的至少一个站(112,114,116,118)的位置信息来确定网桥节点。 根据网络入侵发生在第一接入点(110),控制中心(100)发送操作转换分组,用于将放置在第一接入点(110)的服务区内的至少一个站(112,114,116,118)转换成广告 (110)的服务区域内的至少一个站(112,114,116,118)。

    모바일 IPv6 제공 장치
    25.
    发明授权
    모바일 IPv6 제공 장치 有权
    IPv6제공장치

    公开(公告)号:KR100656479B1

    公开(公告)日:2006-12-11

    申请号:KR1020060002349

    申请日:2006-01-09

    Abstract: An apparatus for providing mobile IPv6 is provided to quickly sense when a mobile node moves to a new link, transmit packets necessary for binding, and quickly process a response packet by realizing hardware for providing the mobile IPv 6, thereby efficiently supporting mobility. An apparatus(300) for providing mobile IPv6 comprises the followings: a mobile reception processor(323) which outputs home addresses of a mobile node and correspondent node and header information related to mobility according to whether a received packet is a binding packet or a data packet; a binding cache(302) and a binding update storage(303) for storing binding information that the mobile node has received and transmitted; and a binding receiver(325) which receives a binding message generated by the correspondent node, receives home address information of the mobile node and correspondent node from the mobile reception processor(323) and provides information about the binding message to the bonding cache(302) and binding update storage(303).

    Abstract translation: 提供一种用于提供移动IPv6的装置,以快速感测移动节点何时移动到新链路,传送绑定所需的分组,并且通过实现用于提供移动IPv6的硬件来快速处理响应分组,从而有效地支持移动性。 一种用于提供移动IPv6的设备(300)包括以下部分:移动接收处理器(323),其根据所接收的分组是绑定分组还是数据来输出移动节点和对端节点的归属地址以及与移动性相关的报头信息 包; 绑定高速缓存(302)和用于存储移动节点已经接收和发送的绑定信息的绑定更新存储器(303) 以及接收由对端节点生成的绑定消息的绑定接收器(325),从移动接收处理器(323)接收移动节点和对端节点的归属地址信息,并将关于绑定消息的信息提供给绑定缓存(302 )和绑定更新存储(303)。

    MAC과 PHY 디바이스간의 인터페이스 변환 시스템 및그 방법
    26.
    发明授权
    MAC과 PHY 디바이스간의 인터페이스 변환 시스템 및그 방법 失效
    接口翻译系统和介质访问控制设备和PHY设备之间的方法

    公开(公告)号:KR100645518B1

    公开(公告)日:2006-11-14

    申请号:KR1020040115436

    申请日:2004-12-29

    Abstract: 본 발명은 서로 다른 인터페이스를 갖는 MAC과 PHY 디바이스간에 데이터 송수신이 가능하도록 인터페이스를 하드웨어적으로 변환시켜주는 인터페이스 변환 시스템 및 그 방법에 관한 것으로, 본 발명에 따르면, 제1 디바이스와 제2 디바이스의 인터페이스 방식에 따라 발생되는 인에이블 신호에 의해 상기 제1 디바이스로부터 상기 제2 디바이스로 전송되는 데이터를 상기 제2 디바이스의 인터페이스 클럭에 맞춰 동기화하는 인터페이스 변환장치를 포함한다.
    이더넷, MAC, PHY, 인터페이스, 브리지

    인터넷 프로토콜 주소 룩-업 방법
    27.
    发明授权
    인터넷 프로토콜 주소 룩-업 방법 失效
    인터넷프로토콜주소룩 - 업방법

    公开(公告)号:KR100460188B1

    公开(公告)日:2004-12-08

    申请号:KR1020020037911

    申请日:2002-07-02

    Abstract: PURPOSE: A method for look-up an IP(Internet Protocol) address is provided to determine a routing entry corresponding to a mask string having the longest prefix as an LPM(Longest Prefix Matching) entry, thereby quickly updating a routing table. CONSTITUTION: A priority encoder designates upper pointers and lower pointers, respectively, for mask strings outputted by corresponding to set match lines(600), and designates check pointers in a middle position between the upper pointers and the lower pointers(602). The priority encoder confirms whether the number of bit '1' is one(604). If so, the priority encoder determines a routing entry corresponding to a mask string whose bit value is '1' indicated by a check pointer as an LPM entry(608). The priority encoder outputs a physical address of the determined LPM entry based on a match line of the LPM entry(610).

    Abstract translation: 目的:提供一种用于查找IP(互联网协议)地址的方法,以将与具有最长前缀的掩码串相对应的路由条目确定为LPM(最长前缀匹配)条目,从而快速更新路由表。 组成:优先级编码器分别指定对应于设置匹配线(600)输出的掩码串的上部指针和下部指针,并且在上部指针和下部指针(602)之间的中间位置指定检查指针。 优先级编码器确认比特“1”的数目是否为1(604)。 如果是,则优先级编码器将对应于由检查指针指示的位值为'1'的掩码串的路由条目确定为LPM条目(608)。 优先级编码器基于LPM条目的匹配线输出所确定的LPM条目的物理地址(610)。

    프로세서들간 데이터 처리 시스템에서 송신 데이터 처리방법
    28.
    发明公开
    프로세서들간 데이터 처리 시스템에서 송신 데이터 처리방법 失效
    在处理器中处理数据处理系统中的传输数据的方法

    公开(公告)号:KR1020030021532A

    公开(公告)日:2003-03-15

    申请号:KR1020010054833

    申请日:2001-09-06

    Inventor: 문강영

    Abstract: PURPOSE: A method for processing transmission data in a data processing system among processors is provided to detect an error of a flag which displays an existence and of transmission data and correct the error. CONSTITUTION: If transmission data for being stored in 'i'th area out of queues at a DPRAM exists(101), a data processor checks a flag value of "i+1"th area and judges whether the "i+1"th area is occupied(102). When the flag value of the "i+1"th area is set by '0xFF' which indicates that transmission data are stored(103), the data processor checks a value of a received pointer which displays an area indicated by the received pointer(106) and checks whether the area indicated by the received pointer is smaller than the "i+1"th area(107). If the area indicated by the received pointer is not identified with the "i+1"th area, the data processor clears the flag value which displays an occupation state of the "i+1"th area(109). If the area indicated by the received pointer is identified with the "i+1"th area, the data processor waits for receiving and processing the data stored in the "i+1"th area by a data receipt processor(108).

    Abstract translation: 目的:提供一种在处理器之间处理数据处理系统中的传输数据的方法,以检测显示存在和发送数据的标志的错误,并纠正错误。 构成:如果存在存储在DPRAM的队列中的第i个区域的传输数据(101),则数据处理器检查“i + 1”区域的标志值,并判断“i + 1” 区域被占用(102)。 当“i + 1”区域的标志值被设置为指示发送数据的“0xFF”(103)时,数据处理器检查显示接收到的指针指示的区域的接收指针的值 106),并检查由接收到的指针指示的区域是否小于第i + 1区域(107)。 如果由接收到的指示符指示的区域没有被识别为“i + 1”区域,则数据处理器清除显示“i + 1”区域(109)的占用状态的标志值。 如果由接收到的指针指示的区域被识别为“i + 1”区域,则数据处理器等待由数据接收处理器(108)接收和处理存储在第i + 1区域中的数据。

    메모리 액세스 중재를 위한 로직회로
    29.
    发明授权
    메모리 액세스 중재를 위한 로직회로 失效
    用于记录存储器访问的逻辑电路

    公开(公告)号:KR100267345B1

    公开(公告)日:2000-10-16

    申请号:KR1019980027794

    申请日:1998-07-10

    Inventor: 문강영

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야:하나의 중앙처리장치와 다수의 DMA기능을 갖는 시리얼 입출력부들간의 메모리 액세스 권한을 중재하기 위한 로직회로에 관한 것이다.
    나. 발명이 해결하려고 하는 기술적 과제:하나의 CPU와 다수개의 DMA 기능을 갖는 시리얼 입출력부들간의 메모리 사용권 점유를 위한 중재로직회로를 구성함에 있어서 상기 메모리에 대한 액세스 효율을 증대시킬 수 있는 중재로직회로를 제공함에 있다.
    다. 그 발명의 해결방법의 요지:중앙처리장치와 다수개의 DMA 기능을 갖는 시리얼 입출력부들간의 메모리 액세스 중재를 위한 로직회로에 있어서, 상기 복수개의 시리얼 입출력부 각각에서 어서트하는 신호를 소오스(source)로 입력하고, 입력된 어서트신호들을 클럭펄스의 소정 에지시마다 토글동작하는 중재카운터들에 의해 각각 발생된 제1 및 제2중재 카운터신호와 논리연산 처리하여 상기 시리얼 입출력부들 사이에 우선권을 부여하는 제1차 중재신호(XHRn)를 발생하여 출력하는 제1차 중재부와, 상기 제1차 중재신호(XHRn)와 상기 중앙처리장치로부터 출력되는 메모리 액세스 요구신호(CH) 및 제3차 중재신호(XHAn)를 논리연산 처리하여 상기 중앙처리장치와 시리얼 입출력부들 사이에 우선권을 부여하는 제2차 중재신호(XHA)를 발생하여 출력하는 제2차 중재부� ��, 상기 제1차 중재부 및 제2차 중재부에서 각각 출력되는 중재신호들(XHRn,XHA)을 논리연산 처리하여 상기 시리얼 입출력부들에게 상기 메모리 액세스 권한을 부여하는 제3차 중재신호(XHAn)를 발생하여 출력하는 제3차 중재부로 구성함을 특징으로 한다.
    라. 발명의 중요한 용도:DPRAM 액세스를 위한 중재로직에 사용할 수 있다.

    하드웨어모듈내의보드탈/실장감시회로
    30.
    发明授权
    하드웨어모듈내의보드탈/실장감시회로 失效
    硬件模块中板的破裂/安装检测电路

    公开(公告)号:KR100186220B1

    公开(公告)日:1999-05-15

    申请号:KR1019950064224

    申请日:1995-12-29

    Inventor: 문강영

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야 :
    하드웨어 모듈내의 보드 탈/실장 감시회로에 관한 것이다.
    2. 발명이 해결하려고 하는 기술적 과제 :
    교환기 하드웨어 모듈들에 있어 모듈내 마스터 보드가 다른 보드들의 탈/실장 정보를 감지하기 위한 하드웨어 모듈내의 보드 탈/실장 감시회로를 제공한다.
    3. 발명의 해결방법의 요지 :
    모듈 백 판넬에 병렬로 연결된 보드에서 마스터 보드가 인터럽트 소스로 이용되는 탈/실장 신호선으로 연결된 적어도 하나의 슬레이브 보드와의 탈/실장을 감시하는 회로는 상기 마스터 보드내에 위치하고, 상기 슬레이브 보드가 탈/실장될 시 순간적으로 다발하는 탈/실장 인터럽트를 방지하기 위해 상기 탈/실장 신호선과 연결되어, 최초의 탈장신호가 입력될 시 상기 탈장 인터럽트를 출력하며, 최후의 실장신호가 입력될 시 미리 설정된 시간 후에 상기 실장 인터럽트를 출력하는 글리치 제거부와, 상기 마스터 모드내에 위치하고, 상기 글리치 제거부의 인터럽트에 의거하여 탈/실장 인터럽트를 입력하여 탈/실장을 감지하는 감지부로 구성한다.
    4. 발명의 중요한 용도 :
    하드웨어 모듈내의 특정 보드가 다른 보드의 탈/실장 상태를 인터럽트로 감지하는 회로에서 보드 탈/실장시 신호선에 나타나는 글리치를 제거하여 인터럽트 소스로 사용하여 인터럽트 처리를 용이하게 하기 위해 이를 구현한다.

Patent Agency Ranking