-
1.发明专利
公开(公告)号：KR20210027928A
公开(公告)日：2021-03-11
申请号：KR1020190109005A
申请日：2019-09-03
Applicant: 삼성전자주식회사
CPC classification number: G02B5/201 , H01L27/14649 , G02B5/22 , G02B5/282 , H01L27/14621 , H04N5/225 , G02B2207/101
Abstract: 면내 방향을 따라 반복적으로 배열된 복수의 단위 구역을 포함하는 복합 구조체에서, 상기 각 단위 구역은 근적외선 파장보다 작은 크기(dimension)를 가진 나노 구조물, 그리고 상기 나노 구조물에 인접하게 위치하고 근적외선 파장 영역 중 적어도 일부의 광을 흡수하는 근적외선 흡수 물질을 포함하는 흡광부를 포함하고, 상기 나노 구조물은 상기 복수의 단위 구역에서 반복적으로 배열되어 나노 구조물 어레이를 형성하며, 상기 복합 구조체의 근적외선 파장 영역에서의 투과 스펙트럼의 50% 투과도에서의 파장 폭은 상기 나노 구조물 어레이의 근적외선 파장 영역에서의 투과 스펙트럼의 50% 투과도에서의 파장 폭보다 넓은 복합 구조체, 이를 포함하는 광학 필터, 이미지 센서, 카메라 모듈 및 전자 장치에 관한 것이다.
-
2.发明专利
公开(公告)号：KR20210030764A
公开(公告)日：2021-03-18
申请号：KR1020190112337A
申请日：2019-09-10
Applicant: 삼성전자주식회사
CPC classification number: G02B5/22 , H01L27/14621 , G02B5/208 , G02B5/201 , H01L27/14625 , G02B2207/101
Abstract: 제1 물질을 포함하는 제1 나노 구조물과 상기 제1 물질보다 굴절률이 높은 제2 물질을 포함하는 제2 나노 구조물의 적층체를 포함하는 하이브리드 나노 구조물이 반복적으로 배열되어 있는 하이브리드 나노 구조물 어레이, 그리고 상기 하이브리드 나노 구조물 어레이에 인접하게 위치하고 근적외선 파장 영역 중 적어도 일부의 광을 흡수하는 근적외선 흡수 물질을 포함하는 흡광부를 포함하는 복합 구조체, 광학 필터, 이를 포함하는 이미지 센서, 카메라 모듈 및 전자 장치에 관한 것이다.
-
公开(公告)号：KR1020090099347A
公开(公告)日：2009-09-22
申请号：KR1020080024535
申请日：2008-03-17
Applicant: 삼성전자주식회사
IPC: G11C11/4093 , G11C11/4096 , G11C11/4074
CPC classification number: G11C7/06 , G11C7/1048 , G11C7/12 , G11C7/18 , G11C11/4091 , G11C11/4093 , G11C11/4096
Abstract: A memory device having a pre-amplifier is provided to increase the writing speed without an additional amplifier by using a pre-amplifier for the reading operation. A memory cell array(110) consists plural memory cells, and a bit-line detection amplifier(120) is connected to the memory cell through a true bit line. The bit line detection amplifier is connected to a row selection gate(130) through the one pair of compensative global input/output lines, and the row selection gate is connected to the bit line detection amplifier through the compensative bit lines and to a pre-amplifier(140) through a pair of compensative local input/output lines. A control logic(160) controls the operation of a memory device(100), and is connected to a program circuit(170).
Abstract translation: 提供具有前置放大器的存储器件，以通过使用用于读取操作的前置放大器来增加写入速度，而不需要额外的放大器。 存储单元阵列（110）由多个存储单元构成，位线检测放大器（120）通过真位线与存储单元连接。 位线检测放大器通过一对补偿全局输入/输出线连接到行选择栅极（130），并且行选择栅极通过补偿位线连接到位线检测放大器， 放大器（140）通过一对补偿本地输入/输出线路。 控制逻辑（160）控制存储器件（100）的操作，并连接到程序电路（170）。
-
公开(公告)号：KR1020160043497A
公开(公告)日：2016-04-21
申请号：KR1020150033247
申请日：2015-03-10
Applicant: 삼성전자주식회사
CPC classification number: G06F13/28 , G06F5/06 , G06F13/1668
Abstract: 본발명은입출력인터페이스에서심볼락을수행하는방법및 장치에대하여개시된다. 메모리콘트롤러와메모리장치사이의입출력인터페이스에서, 메모리콘트롤러는기입커맨드, 심볼락 패턴들과기입데이터버스트를전송하고, 메모리장치는프리앰블구간동안심볼락 패턴들을수신하고, 기입레이턴시후 기입데이터버스트를수신한다. 메모리장치는기입커맨드로부터기입인에이블신호를생성하고심볼락 패턴검출부를포함한다. 심볼락 패턴검출부는다수개의심볼락 패턴들을저장하고, 기입인에이블신호에기초하여심볼락 패턴을검출하고, 검출된심볼락 패턴에기초하여기입데이터버스트의첫번째데이터를찾는다.
Abstract translation: 本发明涉及一种用于在输入/输出（I / O）接口上执行符号锁定操作的方法和装置。 在存储器控制器和存储器件之间的I / O接口上，存储器控制器发送写命令，符号锁定模式和写数据脉冲串，同时存储器件在前同步码段中接收符号锁定模式，并且在 写延迟。 存储装置根据写命令生成写使能信号，并包括符号锁定模式检测单元。 符号锁定模式检测单元存储多个符号锁定模式，基于写入使能信号检测符号锁定模式，并且基于检测到的符号锁定模式搜索写入数据脉冲串的第一数据。
-
公开(公告)号：KR1020170046067A
公开(公告)日：2017-04-28
申请号：KR1020160120138
申请日：2016-09-20
Applicant: 삼성전자주식회사
CPC classification number: G11C7/222 , G06F13/1689 , G11C7/1066 , G11C7/12 , G11C2207/2254
Abstract: 커맨드버스트레이닝을지원하는메모리장치및 시스템이개시된다. 본개시의예시적실시예에따른메모리장치의동작방법은, 커맨드버스트레이닝모드로진입하는단계, 클락신호를수신하고, 클락신호를분주함으로써복수의내부클락신호들을생성하는단계, 칩선택신호및 제1 커맨드/어드레스신호를수신하고칩 선택신호가활성화시내부클락신호들중 하나의상승에지또는하강에지에서제1 커맨드/어드레스신호를래칭함으로써제2 커맨드/어드레스신호를생성하는단계, 및제2 커맨드/어드레스신호를출력하는단계를포함할수 있다.
Abstract translation: 公开了一种支持命令总线训练的存储器设备和系统。 根据本公开的示例性实施例的操作存储器件的方法包括：进入命令总线训练模式，接收时钟信号，通过划分时钟信号来生成多个内部时钟信号， 当芯片选择信号有效时，通过接收第一命令/地址信号并且在内部时钟信号之一的上升沿或下降沿锁存第一命令/地址信号来产生第二命令/地址信号， 并输出一个命令/地址信号。
-
Patent Agency Ranking
公开(公告)号：KR1020160051543A
公开(公告)日：2016-05-11
申请号：KR1020150082570
申请日：2015-06-11
Applicant: 삼성전자주식회사
IPC: G11C5/14 , G11C7/10 , G11C7/22 , G11C11/4072
Abstract: 전력모드에따라선택적으로동작되는메모리장치가개시된다. 메모리장치는메모리셀 어레이, 페이지사이즈변경회로, 그리고인코딩및 디코딩변경회로를포함한다. 페이지사이즈변경회로는전력모드에따라메모리셀 어레이에서프리패치되는데이터를변경한다. 인코딩및 디코딩변경회로는전력모드에따라데이터핀들로인가되는데이터에기초하여메모리셀 어레이에기입되는데이터비트들로변환되도록하는디코딩동작을수행하고, 메모리셀 어레이로부터독출되는데이터비트들을데이터핀들으로출력시키는인코딩동작을수행한다.
Abstract translation: 公开了根据功率模式选择性地操作的存储器件。 存储器件包括存储单元阵列，页面大小改变电路和编码和解码改变电路。 页面大小改变电路根据功率模式改变在存储单元阵列中预取的数据。 编码和解码改变电路执行将根据功率模式应用于数据引脚的数据转换成要写入存储单元阵列的数据位的解码操作，以及将从存储单元阵列读出的数据位输出到 数据引脚，从而降低功耗。
-
公开(公告)号：KR101507122B1
公开(公告)日：2015-04-01
申请号：KR1020080039984
申请日：2008-04-29
Applicant: 삼성전자주식회사
IPC: G11C11/4076 , G11C11/4091
CPC classification number: G11C8/18 , G11C7/08 , G11C8/12 , G11C11/4076 , G11C11/4091
Abstract: 여기에개시된반도체메모리장치는복수의행들및 열들로구성되는셀 어레이, 및접근시간의주기가가변되는기입및 독출명령에응답해서상기셀 어레이에대한기입및 독출동작을수행하는센스엠프를포함하고, 상기센스앰프는상기접근시간의주기에따라기입및 독출데이터의펄스폭을조절한다.
-
-
公开(公告)号：KR100656479B1
公开(公告)日：2006-12-11
申请号：KR1020060002349
申请日：2006-01-09
Applicant: 삼성전자주식회사
IPC: H04W80/04
Abstract: An apparatus for providing mobile IPv6 is provided to quickly sense when a mobile node moves to a new link, transmit packets necessary for binding, and quickly process a response packet by realizing hardware for providing the mobile IPv 6, thereby efficiently supporting mobility. An apparatus(300) for providing mobile IPv6 comprises the followings: a mobile reception processor(323) which outputs home addresses of a mobile node and correspondent node and header information related to mobility according to whether a received packet is a binding packet or a data packet; a binding cache(302) and a binding update storage(303) for storing binding information that the mobile node has received and transmitted; and a binding receiver(325) which receives a binding message generated by the correspondent node, receives home address information of the mobile node and correspondent node from the mobile reception processor(323) and provides information about the binding message to the bonding cache(302) and binding update storage(303).
Abstract translation: 提供一种用于提供移动IPv6的装置，以快速感测移动节点何时移动到新链路，传送绑定所需的分组，并且通过实现用于提供移动IPv6的硬件来快速处理响应分组，从而有效地支持移动性。 一种用于提供移动IPv6的设备（300）包括以下部分：移动接收处理器（323），其根据所接收的分组是绑定分组还是数据来输出移动节点和对端节点的归属地址以及与移动性相关的报头信息 包; 绑定高速缓存（302）和用于存储移动节点已经接收和发送的绑定信息的绑定更新存储器（303） 以及接收由对端节点生成的绑定消息的绑定接收器（325），从移动接收处理器（323）接收移动节点和对端节点的归属地址信息，并将关于绑定消息的信息提供给绑定缓存（302 ）和绑定更新存储（303）。
-
公开(公告)号：KR1020130092299A
公开(公告)日：2013-08-20
申请号：KR1020120013948
申请日：2012-02-10
Applicant: 삼성전자주식회사
CPC classification number: G11C8/18 , G11C7/10 , G11C7/1066 , G11C7/222 , G11C11/41 , G11C29/023 , G11C29/028 , G11C2207/2272
Abstract: PURPOSE: A latency control circuit and a semiconductor memory device including the same achieve column address strobe (CAS) latency suitable to a high frequency operation and having a big value by simplifying the configuration of a multiplexer for multiplexing a sampling clock signal. CONSTITUTION: A multiplexer (120) performs multiplexing for multiple sampling clock signals and generates multiple sampling control signals in response to CAS latency. A transfer control signal generating circuit (170) generates multiple transfer control signals having different phases based on an output clock signal. A latency control signal generating circuit (130) generates a delayed reading information signal in response to a CAS latency signal and an internal clock signal and generates a latency control signal based on the delayed reading information signal in response to the sampling control signals and the transfer control signals.
Abstract translation: 目的：一种等待时间控制电路和半导体存储器件，其包括通过简化用于多路复用采样时钟信号的多路复用器的配置来实现适用于高频操作并具有大的值的列地址选通（CAS）延迟。 构成：多路复用器（120）对多个采样时钟信号执行多路复用，并根据CAS延迟产生多个采样控制信号。 传输控制信号发生电路（170）基于输出时钟信号产生具有不同相位的多个传输控制信号。 等待时间控制信号发生电路（130）响应于CAS等待时间信号和内部时钟信号产生延迟的读取信息信号，并且响应于采样控制信号和传送而产生基于延迟读取信息信号的等待时间控制信号 控制信号。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.025 seconds)
