오디오 신호의 배음 성분 부스팅 방법 및 장치

    公开(公告)号:KR101779563B1

    公开(公告)日:2017-09-18

    申请号:KR1020150171624

    申请日:2015-12-03

    Inventor: 박정수 이교구

    Abstract: 본발명은오디오신호의배음성분부스팅방법및 장치에관한것이다. 본발명에따른오디오신호의배음성분부스팅방법및 장치는배음구조를가지는오디오신호들의특징을고려하여프레임의변환및 거듭제곱을포함한단순한사칙연산만으로상기배음구조를부스팅시킬수 있고, 음고와무관한백색잡음또는타악기소등등과같은간섭신호들의영향을효과적으로줄일수 있으며, 이를통하여음고추정알고리즘에도움을주는동시에 MIR 분야이외에도일정주기로반복되어나타나는신호를강화하는것으로요구하는어떠한분야에서도유용하게활용될수 있다.

    배음 구조 및 성김 구조 제약조건을 이용한 화성악기와 타악기 소리의 분리 방법
    23.
    发明授权
    배음 구조 및 성김 구조 제약조건을 이용한 화성악기와 타악기 소리의 분리 방법 有权
    使用谐波和微分约束的谐波源波分解方法

    公开(公告)号:KR101621718B1

    公开(公告)日:2016-05-17

    申请号:KR1020140182749

    申请日:2014-12-17

    Inventor: 박정수 이교구

    CPC classification number: G10L21/0272 G10L25/81 Y10S707/99931

    Abstract: 본발명은배음구조및 성김구조제약조건을이용한화성악기와타악기소리의분리방법에관한것으로서, 보다구체적으로는 (1) 오디오신호를스펙트로그램(spectrogram)으로변환하는단계; (2) 비음수행렬분해알고리즘을이용하여, 상기변환된스펙트로그램을시간축 기저및 주파수축 기저를나타내는행렬들의곱으로분석하되, 화성악기소리에대한기저가배음구조및 성김구조를갖도록학습하고, 타악기소리에대한기저가비성김구조를갖도록학습하는단계; 및 (3) 상기단계 (2)에서학습된화성악기소리에대한기저와타악기소리에대한기저를각각분리하여오디오신호로역변환하는단계를포함하는것을그 구성상의특징으로한다. 본발명에서제안하고있는배음구조및 성김구조제약조건을이용한화성악기와타악기소리의분리방법에따르면, 비음수행렬분해알고리즘을이용해화성악기소리에대한기저가배음구조및 성김구조를갖도록학습하고, 타악기소리에대한기저가비성김구조를갖도록학습하여, 화성악기와타악기소리에대한기저를각각오디오신호로역변환함으로써, 화성악기소리에대한시간적인연속성을가정하지않으므로, 목소리나변주도화성악기소리로성공적으로분류할수 있다.

    Abstract translation: 本发明涉及通过使用谐波和稀疏约束来分离谐波和打击乐器声音的方法。 更具体地,该方法包括:(1)将音频信号变换为频谱图的步骤; (2)通过使用非负矩阵分解算法,将变换的频谱图分析为表示时间轴基数和频率轴基数的矩阵的乘积的步骤,其中教导谐波乐器声音的基础具有谐波 而在打击乐器声音的基础上被教导具有稀疏性; 以及(3)将步骤(2)中教导的谐波乐器声音的基部与打击乐器声音的基准彼此分离,并将基座逆变换成音频信号的步骤。 根据本发明提出的使用谐波和稀疏约束的谐波和打击乐器声音的分离方法,可以将声音或变化成功地分类为谐波乐器声音,因为与​​谐波乐器声音没有时间连续性 通过将谐波和打击乐器声音的基础逆变换为音频信号来假定,其中教导谐波乐器声音的基础具有谐波和稀疏度,并且教导了打击乐器声音的基础具有非音调 通过使用非负矩阵因式分解算法进行分析。

    반도체 소자의 제조 방법
    25.
    发明公开
    반도체 소자의 제조 방법 审中-实审
    制造半导体器件的方法

    公开(公告)号:KR1020130045104A

    公开(公告)日:2013-05-03

    申请号:KR1020110109571

    申请日:2011-10-25

    Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to simplify an asymmetric device forming process by removing a barrier layer forming process. CONSTITUTION: A conductive pattern is formed on the upper side of a semiconductor substrate. A first junction region is formed on the semiconductor substrate by implanting impurity ions using the conductive pattern as a mask. The conductive pattern and a first insulation layer(125) are formed on the upper side of the first junction region. The first insulation layer is planarized. The sidewall of the first insulation layer is exposed by etching the upper side of the conductive pattern. A spacer(130) is formed on the sidewall of the first insulation layer on the upper side of the conductive pattern. A gate pattern(115c) is formed by etching the conductive pattern using the spacer as an etch mask. A second junction region is formed on the semiconductor substrate by using the gate pattern as the mask.

    Abstract translation: 目的:提供一种用于制造半导体器件的方法,以通过去除阻挡层形成工艺来简化非对称器件形成工艺。 构成:在半导体衬底的上侧形成导电图案。 通过使用导电图案作为掩模注入杂质离子,在半导体衬底上形成第一结区。 导电图案和第一绝缘层(125)形成在第一接合区域的上侧。 第一绝缘层被平坦化。 通过蚀刻导电图案的上侧来暴露第一绝缘层的侧壁。 在导电图案的上侧的第一绝缘层的侧壁上形成间隔物(130)。 通过使用间隔物作为蚀刻掩模蚀刻导电图案来形成栅极图案(115c)。 通过使用栅极图案作为掩模,在半导体衬底上形成第二结区。

Patent Agency Ranking