公开(公告)号：KR1020140100907A

公开(公告)日：2014-08-18

申请号：KR1020140013590

申请日：2014-02-06

Applicant: 서울대학교산학협력단

Inventor： 민상렬 ,  남이현 ,  이수관 ,  윤진혁 ,  성윤제 ,  김홍석 ,  최진용 ,  박정수

IPC: G06F11/07 ,  G06F12/02

Abstract: A flash transition layer designing framework for a flash memory is disclosed. The flash transition layer structure according to an embodiment of the present invention comprises a fist log which processes data; a second log which processes information on mapping; and a third log which processes a second log and information on check points. The first log and the second log can correct errors using the information on check points.

Abstract translation: 公开了一种用于闪速存储器的闪存过渡层设计框架。 根据本发明的实施例的闪存过渡层结构包括处理数据的第一日志; 处理映射信息的第二个日志; 以及处理第二个日志的第三个日志和关于检查点的信息。 第一个日志和第二个日志可以使用检查点上的信息来纠正错误。

公开(公告)号：KR101526110B1

公开(公告)日：2015-06-10

申请号：KR1020140013590

申请日：2014-02-06

Applicant: 서울대학교산학협력단

Inventor： 민상렬 ,  남이현 ,  이수관 ,  윤진혁 ,  성윤제 ,  김홍석 ,  최진용 ,  박정수

IPC: G06F11/07 ,  G06F12/02

Abstract: 플래시메모리의플래시변환계층설계프레임워크가개시된다. 일실시예에따른플래시변환계층구조는데이터를처리하는제1 로그, 매핑정보를처리하는제2 로그및 체크포인트정보를처리하는제3 로그를포함한다. 여기서, 제1 로그및 제2 로그는체크포인트정보를이용하여오류를복구할수 있다.