-
公开(公告)号：KR101490020B1
公开(公告)日：2015-02-06
申请号：KR1020130041192
申请日：2013-04-15
Applicant: 숭실대학교산학협력단
Abstract: 본 발명은 저잡음 증폭기에 관한 것이다. 본 발명에 따르면, 트랜지스터의 드레인에 제1 전원이 인가되고 게이트에 입력신호가 인가되는 저잡음 증폭기에 있어서, 제1 단이 상기 트랜지스터의 소스와 연결되고 제2 단이 상기 제1 전원보다 낮은 제2 전원과 연결되는 제1 전도체, 및 제1 단이 상기 입력신호가 인가되는 입력단과 연결되고 제2 단이 상기 트랜지스터의 게이트에 연결되는 제2 전도체를 포함하며, 상기 제1 전도체와 상기 제2 전도체는 인접하여 평행하게 배치되고, 상기 제1 전도체와 상기 제2 전도체에는 동일한 방향의 전류가 흐르는 저잡음 증폭기를 제공한다.
상기 저잡음 증폭기에 따르면, 입력 정합부와 소스 궤환부에 인덕터를 형성함에 있어 크기가 큰 인덕터 소자 대신에 단순히 두 금속선을 인접 배치하고 서로 인접한 금속선에는 서로 동일한 방향으로 AC 전류가 흐르게 하여 상호 인덕턴스가 증가하도록 자기적 결합시킴에 따라 기생 저항 성분을 감소시키고 잡음 지수를 향상시키며 회로의 면적을 감소시켜서 생산 단가를 절감할 수 있는 이점이 있다.-
公开(公告)号：KR101449864B1
公开(公告)日：2014-10-13
申请号：KR1020130086767
申请日：2013-07-23
Applicant: 숭실대학교산학협력단
Abstract: The present invention relates to a phase locked loop for suppressing harmonics. According to the present invention, a phase locked loop includes: a voltage-controlled oscillator which generates a N-times frequency signal corresponding to the N (N is an integer) times of an oscillation frequency signal as a differential signal, and outputs the N-times frequency signal; a frequency divider which divides the N-times frequency signal outputted as the differential signal by N and outputs the oscillation frequency signal; and a signal selector which selects two oscillation signal pairs having phase different from the differential signal among the four oscillation frequency signals. The N-times frequency signal outputted from the voltage-controlled oscillator provides a phase locked loop to suppress harmonics which are used to suppress N-th harmonic included in the oscillation frequency signal pair outputted from the signal selector. According to the phase locked loop to suppress the harmonics, the N-th harmonic signal near the oscillation frequency can be suppressed using the N-times frequency signal outputted from the voltage-controlled oscillator, and the suppression can be obtained without forming an additional feedback loop.
Abstract translation: 本发明涉及一种用于抑制谐波的锁相环。 根据本发明，锁相环包括：压控振荡器，其产生与振荡频率信号的N（N为整数）倍的N次频率信号作为差分信号，并输出N 频率信号; 分频器，其将输出的差分信号的N倍频率信号除以N，并输出振荡频率信号; 以及信号选择器，其选择在四个振荡频率信号中具有与差分信号不同的相位的两个振荡信号对。 从压控振荡器输出的N次频率信号提供锁相环，以抑制用于抑制从信号选择器输出的振荡频率信号对中包含的N次谐波的谐波。 根据用于抑制谐波的锁相环，可以使用从压控振荡器输出的N次频率信号来抑制振荡频率附近的N次谐波信号，并且可以在不形成附加反馈的情况下获得抑制 循环。
-
公开(公告)号：KR1020140107881A
公开(公告)日：2014-09-05
申请号：KR1020130022033
申请日：2013-02-28
Applicant: 숭실대학교산학협력단
IPC: H03F3/45
CPC classification number: H03F3/45183 , H03F1/56 , H03F3/45179 , H03F2200/213 , H03F2200/216 , H03F2200/222
Abstract: The present invention relates to a differential amplifier using a single input signal. The differential amplifier using a single input signal according to the present invention comprises first through third transistors. The first transistor includes a first terminal connected to a first terminal of a first source, and a second terminal connected to a second source, which supplies a voltage lower than that of the first source, receives an input signal through a third terminal, and generates an amplified signal with a phase opposite to that of the input signal through the first terminal. The second transistor includes a first terminal connected to the first terminal of the first transistor, and a second terminal connected to the second terminal of the first transistor. The third transistor includes a first terminal connected to a second terminal of the first source and the a third terminal of the second transistor, a second terminal connected to the second source, and a third terminal connected to the first transistor and the first terminal of the second transistor. As such, according to the invention, a balun used for an input terminal matching is removed, such that circuit size is reduced, a thermal noise is decreased, and a phase difference and a magnitude difference, which are generated while the single is converted to the differential signal, are minimized.
Abstract translation: 本发明涉及使用单个输入信号的差分放大器。 根据本发明的使用单个输入信号的差分放大器包括第一至第三晶体管。 第一晶体管包括连接到第一源的第一端子的第一端子和连接到第二源极的第二端子，其提供比第一源极低的电压，通过第三端子接收输入信号，并且产生 具有与通过第一端子的输入信号的相位相反的相位的放大信号。 第二晶体管包括连接到第一晶体管的第一端子的第一端子和连接到第一晶体管的第二端子的第二端子。 第三晶体管包括连接到第一源的第二端子和第二晶体管的第三端子的第一端子，连接到第二源极的第二端子和连接到第一晶体管的第三端子和与第一晶体管的第一端子连接的第三端子， 第二晶体管。 因此，根据本发明，去除了用于输入端子匹配的平衡 - 不平衡变换器，使得电路尺寸减小，热噪声降低，以及在将单个转换成单个时产生的相位差和幅度差异 差分信号被最小化。
-
公开(公告)号：KR101427302B1
公开(公告)日：2014-08-06
申请号：KR1020130004858
申请日：2013-01-16
Applicant: 숭실대학교산학협력단
IPC: H01L23/48 , H01L25/065
CPC classification number: H01L2224/16145 , H01L2224/48091 , H01L2224/73257 , H01L2924/00014
Abstract: 본 발명은 3차원 무선 칩 패키지에 관한 것으로, 본 발명의 일 실시예에 따른 3차원 무선 칩 패키지는 전원전압이 입력되는 전원전압 패드가 형성된 기판과, 상기 전원전압 패드와 연결되어 상기 전원전압을 입력받으며, 교류 전력을 전송하는 제1 무선 칩과, 상기 제1 무선 칩의 상면 또는 하면에 형성되어 상기 제1 무선 칩으로부터 상기 교류 전력을 수신하는 적어도 하나의 제2 무선 칩을 포함한다.
이에 따라, 칩 간의 무선 전력 통신을 하여 본딩 와이어의 사용 개수를 줄임으로써, 집적 회로 설계시 칩 간 적층을 용이하게 할 수 있다.-
公开(公告)号：KR1020140092607A
公开(公告)日：2014-07-24
申请号：KR1020130004858
申请日：2013-01-16
Applicant: 숭실대학교산학협력단
IPC: H01L23/48 , H01L25/065
CPC classification number: H01L2224/16145 , H01L2224/48091 , H01L2224/73257 , H01L2924/00014
Abstract: The present invention relates to a three dimensional wireless chip package. A three dimensional wireless chip package according to an embodiment of the present invention includes a substrate which has a power voltage pad for receiving power voltage, a first wireless chip which is connected to the power voltage pad to receives power voltage and transmits AC power, one or more second wireless chips which are formed in the upper or the lower surface of the first wireless chip and receives the AC power from the first wireless chip. Therefore, the use number of bonding wires can be reduced by the wireless power communications between chips, thereby facilitating the lamination of the chips in an IC designing process.
Abstract translation: 本发明涉及三维无线芯片封装。 根据本发明实施例的三维无线芯片封装包括具有用于接收电源电压的电源电压焊盘的基板，连接到电源电压焊盘以接收电力电压并传输AC电力的第一无线芯片，一个 或更多的第二无线芯片，其形成在第一无线芯片的上表面或下表面中并从第一无线芯片接收AC电力。 因此，可以通过芯片之间的无线电力通信来减少接合线的使用数量，从而便于IC设计过程中的芯片的层叠。
-
Patent Agency Ranking
公开(公告)号：KR101196842B1
公开(公告)日：2012-11-01
申请号：KR1020110115758
申请日：2011-11-08
Applicant: 숭실대학교산학협력단
CPC classification number: H03H11/04 , H01F19/04 , H01F2017/0046 , H01F2017/0073 , H01G4/40 , H03H5/006 , H03H7/0115
Abstract: PURPOSE: A control device of an LC circuit using a spiral inductor is provided to implement a multimode and wideband mode operation by controlling a resonance frequency and output power. CONSTITUTION: A spiral inductor(200) includes a first metal line, a second metal line and one or more cross parts. The first metal line and the second metal line are crossed more than once. A drain and a source of a transistor are connected to the first metal line and the second metal line. A variable capacitor(300) is connected to a first terminal(210) and a second terminal(220) in parallel. A controller(400) controls a resonance frequency or an output by delivering a respective control signal to the transistor and the variable capacitor. [Reference numerals] (400) Controller; (500) Detector
Abstract translation: 目的：提供使用螺旋电感的LC电路的控制装置，通过控制谐振频率和输出功率实现多模和宽带模式操作。 构成：螺旋电感器（200）包括第一金属线，第二金属线和一个或多个十字部分。 第一条金属线和第二根金属线交叉不止一次。 晶体管的漏极和源极连接到第一金属线和第二金属线。 可变电容器（300）并联连接到第一端子（210）和第二端子（220）。 控制器（400）通过将相应的控制信号传送到晶体管和可变电容器来控制谐振频率或输出。 （附图标记）（400）控制器; （500）检测器
-
公开(公告)号：KR101159426B1
公开(公告)日：2012-06-28
申请号：KR1020100023060
申请日：2010-03-15
Applicant: 숭실대학교산학협력단
IPC: H01L21/335
Abstract: 정전기 방지 구조를 가진 금속 산화막 반도체 전계효과 트랜지스터(Metal-Oxide Semiconductor Field-Effect Transistor : MOSFET)가 개시된다. 본 발명에 따른 MOSFET는 집적 회로 상의 본딩 패드용 정전기 방지 소자를 구성하고 있는 MOSFET의 핑거(finger)와 핑거 사이에 바디 바이어스(Body-bias)를 인가할 수 있는 P+층 또는 N+층 형성하여, 정전기 발생시 MOSFET을 구성하는 모든 핑거가 동시에 턴 온(turn-on)되도록 하여 MOSFET의 면적을 증가시키지 않고도 보다 높은 정전기 내성을 가지는 이점이 있다. 본 발명에 의한 정전기 방지 소자를 구성하고 있는 모든 핑거의 소스에 바디 컨택을 위한 P+ 영역이 삽입 되어있다. 본 발명에 따른 ggNMOSFET의 경우 모든 핑거가 바디-컨택 영역까지의 거리가 동일하게 형성된다. 이에 정전기 발생시 각 핑거의 바디 바이어스는 모두 동일하게 형성되며, 결과적으로 각 핑거에 해당하는 기생 BJT의 턴-온 시점이 동일하게 형성된다. 따라서 본 발명에 의한 ggNMOSFET는 정전기 발생 시 모든 핑거가 턴-온되어 종래 기술에 의한 ggNMOSFET에 비하여 높은 정전기 내성을 가진다.
-
公开(公告)号：KR101159468B1
公开(公告)日：2012-06-25
申请号：KR1020100106350
申请日：2010-10-28
Applicant: 숭실대학교산학협력단
IPC: H01L27/04
CPC classification number: H01L27/0248 , H01L27/0255 , H01L29/861
Abstract: 본 발명은 정전기 방지용 다이오드에 관한 것으로서, 보다 상세하게는 집적회로상에서 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, P형 반도체는 신호선과 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며 P형 반도체는 접지를 위한 패드와 연결됨과 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성 되도록 하여 줌으로서, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져 나갈 때, 제 3 다이오드가 도통 되어 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 수 있는 정전기 방지용 다이오드에 관한 것이다.
-
公开(公告)号：KR101159456B1
公开(公告)日：2012-06-25
申请号：KR1020100090506
申请日：2010-09-15
Applicant: 숭실대학교산학협력단
CPC classification number: H01P5/12 , H01F17/0006 , H01F19/00 , H01P5/04 , H01P5/10
Abstract: Provided is a transmission line transformer having increased signal efficiency. The transmission line transformer is formed on an integrated circuit (IC), wherein a first transmission line disposed in one direction. Second and third transmission lines have same length direction as the first transmission line and are spaced apart from each other in a lateral direction above or below the first transmission line. Accordingly, an area of the first transmission line and areas of the second and third transmission lines, which face each other, are increased, thereby improving a coupling factor. Also, since a secondary transmission line is divided into two regions and uses the second and third transmission lines that have narrower widths than the first transmission line, parasitic capacitance components generated between the first through third transmission lines and a semiconductor substrate may be decreased.
-
公开(公告)号：KR101781740B1
公开(公告)日：2017-09-25
申请号：KR1020160038348
申请日：2016-03-30
Applicant: 숭실대학교산학협력단
IPC: H03K3/3565 , H04L27/22 , H01L29/739
CPC classification number: H03K3/3565 , H01L29/7393 , H04L27/22
Abstract: 본발명은출력신호폭 조절을위한슈미트트리거에관한것이다. 본발명에따르면, 전원단과출력단사이에캐스케이드연결된제1 및제2 PMOS 트랜지스터와, 소스단이제1 및제2 PMOS 트랜지스터간의접점에연결되고게이트단이출력단과연결된제3 PMOS 트랜지스터와, 접지단과출력단사이에캐스케이드연결된제1 및제2 NMOS 트랜지스터와, 소스단이제1 및제2 NMOS 트랜지스터간의접점에연결되고게이트단이출력단과연결된제3 NMOS 트랜지스터와, 제3 PMOS 트랜지스터의드레인에제1 전압을공급하며제1 전압의조절에따라슈미트트리거의하위및트리거전압중 하위트리거전압을변경하는제1 전압조절부, 및제3 NMOS 트랜지스터의드레인에제2 전압을공급하며제2 전압의조절에따라상위트리거전압을변경하는제2 전압조절부를포함하며, 제1 및제2 PMOS 트랜지스터와, 제1 및제2 NMOS 트랜지스터의각각의게이트단에공통의입력신호가입력되는출력신호폭 조절을위한슈미트트리거를제공한다. 본발명에따르면, 집적회로의제작후에도상위및 하위트리거전압의변경을통하여출력신호의폭을조절할수 있어집적회로의특성상발생할수 있는기생캐패시턴스및 인덕턴스의영향으로발생하는오차를해결할수 있으며출력신호를완벽하게복구할수 있는이점이있다.
Abstract translation: 本发明涉及用于调整输出信号宽度的施密特触发器。 根据本发明，并且一个功率级和输出级2的PMOS晶体管之间的第一mitje连接级联，所述源端现在是2之间1级mitje级联连接到PMOS晶体管和栅极单衣输出端和连接之间的接触点，以权利要求3所述PMOS晶体管和一个接地端和一个输出端 相关联的第一mitje 2 NMOS晶体管，源极阶段现在连接到第一mitje 2 NMOS晶体管之间的接触点被提供第一电压到耦合到栅极单衣输出级，如权利要求3 PMOS晶体管的漏极和所述第一电压的第一3 NMOS晶体管 提供第二电压到所述第一电压调节单元的漏极，mitje 3 NMOS晶体管根据所述第二电压的控制改变的下部的下触发电压和施密特触发器的按照控制触发电压，以及改变上触发电压 2电压调节器以及输入有公共输入信号的第一和第二PMOS晶体管以及第一和第二NMOS晶体管的输出信号， 它提供了一个施密特触发器的宽度调节。 根据本发明，可以甚至生产集成电路的后通过顶部和下触发电压它可以校正由于寄生电容和电感的影响，可能会导致集成电路的特性和输出信号中的误差的变化调整输出信号的宽度 完全可恢复。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.028 seconds)
