公开(公告)号：KR101090097B1

公开(公告)日：2011-12-07

申请号：KR1020100032083

申请日：2010-04-08

Applicant: 한국과학기술원

Inventor： 박인철 ,  김태환

IPC: H04N5/225 ,  G02B26/00 ,  G03B5/00

Abstract: 왜곡 보정 장치는 식별번호 인식부, 보정 정보 저장부, 왜곡 보정부를 포함한다. 식별번호 인식부는 식별번호 저장부를 가지는 교환이 가능한 렌즈의 식별번호를 인식한다. 보정 정보 저장부는 교환이 가능한 렌즈에 의해 발생하는 렌즈 왜곡을 보정하기 위해 사용되는 보정 정보를 저장한다. 왜곡 보정부는 교환이 가능한 렌즈의 식별번호에 기초하여 선택된 보정 정보를 이용하여 교환이 가능한 렌즈를 통해 획득된 왜곡된 영상에 포함된 렌즈 왜곡을 보정한다.

公开(公告)号：KR100968090B1

公开(公告)日：2010-07-05

申请号：KR1020080049065

申请日：2008-05-27

Applicant: 한국과학기술원

Inventor： 박인철 ,  김태환 ,  이영주

IPC: G10L13/04

Abstract: 프로그래머블 소리 합성 장치는 구동부, 프로세서 및 메모리를 포함한다. 구동부는 출력한 데이터를 피드백받는 동작 및 피드백받은 데이터를 주파수 변조하여 출력하는 동작을 포함하는 순환적인 과정을 N(N은 자연수)번 반복하여 소리 합성 데이터를 발생한다. 메모리에는 N의 값을 포함한 합성 정보 및 구동부의 내부에서 발생되는 정현파 및 포락선의 주파수 정보가 프로그래밍된다. 프로세서는 N번의 반복 중에서 1내지 N-1번째의 동작 후 발생하는 중간 데이터를 임시 저장하는 레지스터를 포함하고, 합성 정보 및 주파수 정보를 리드하여 구동부 및 레지스터의 동작을 제어한다. 따라서 가상의 여러 구동부들 사이의 데이터 흐름을 소프트웨어적으로 메모리에 프로그래밍할 수 있고, 프로세서를 이용하여 가상의 여러 구동부들 사이의 데이터 흐름을 해석 및 처리할 수 있으며, 단순히 메모리 용량 및 동작 속도의 증가를 통해 다양한 주파수의 소리 합성이 가능하여 확장성을 향상시킬 수 있다.
소리 합성, 주파수 변조, 프로그래밍

公开(公告)号：KR1020090123135A

公开(公告)日：2009-12-02

申请号：KR1020080049065

申请日：2008-05-27

Applicant: 한국과학기술원

Inventor： 박인철 ,  김태환 ,  이영주

IPC: G10L13/04

Abstract: PURPOSE: A programmable sound synthesizing device and a programmable sound mixing method for programming sound composition information and an operation state of a driving part are provided to analyze and process an operation state of a driving unit. CONSTITUTION: An operator(220) generates sound synthesis data by repeating an operation of frequency modulation/output of feedback data. A processor(250) includes a register which temporarily stores intermediate data while repeating N burn after the operation of N-1 to 1. Frequency information of envelope curve and sine wave generated inside the operator is programmed in a memory(240).

Abstract translation: 目的：提供一种用于编程声音构成信息和驱动部分的操作状态的可编程声音合成装置和可编程声音混合方法，以分析和处理驱动单元的操作状态。 构成：操作者（220）通过重复反馈数据的频率调制/输出的操作来产生声音合成数据。 处理器（250）包括在N-1至1的操作之后重复N次烧录时临时存储中间数据的寄存器。在存储器（240）中编程在操作者内部产生的包络线和正弦波的频率信息。

公开(公告)号：KR100890768B1

公开(公告)日：2009-04-02

申请号：KR1020070027569

申请日：2007-03-21

Applicant: (주)카이로넷 ,  한국과학기술원

Inventor： 김지훈 ,  박인철

IPC: H04J11/00

Abstract: 메모리의 크기를 줄이기 위한 데이터 변환 프로세서 및 이를 갖는 직교 주파수 분할 다중 변조 (OFDM) 수신장치가 개시된다. 데이터 변환 프로세서는, 전반 스테이지부 및 후반 스테이지부를 포함하여, log
2 N개(N은 2의 멱지수)의 스테이지들을 이용하여 FFT/IFFT 연산 처리를 수행한다. 전반 스테이지부는 종속 연결된 복수의 스테이지들을 포함하고, 짝수 스테이지마다 짝수의 멱지수를 갖는 트위들팩터를 이용하여 입력신호를 변환한다. 후반 스테이지부는 종속 연결된 복수의 스테이지들을 포함하고, 최종적으로 2-포인트 이산 푸리에 변환(DFT)이 되도록 전반 스테이지부로부터 제공되는 신호들을 분해하여 주파수 영역 또는 시간 영역의 출력 신호를 출력한다. 이에 따라, 매 두 번째 스테이지마다 곱해지는 트위들팩터의 멱지수를 모두 짝수로 구현하는 알고리즘을 FFT 또는 IFFT 처리시, 전체 또는 부분적으로 적용하므로써, 다른 알고리즘들에 비해 하드웨어의 복잡도를 적거나 같게 유지할 수 있다.

公开(公告)号：KR1020090011387A

公开(公告)日：2009-02-02

申请号：KR1020070074904

申请日：2007-07-26

Applicant: 한국과학기술원

Inventor： 박인철 ,  김태환

IPC: G06F15/76

Abstract: An access device for executing an instruction set for a register file having a separated structure is provided to use a simpler circuit than a decoder to prevent access to the register file by separating a repeatedly accessed register from the register file and implementing the register with a flip-flop. A register unit(1200) includes a plurality of separate registers and register files. A controller generates control signals by receiving a first chip-enable signal and a data address. An address comparator(1120) generates a comparison selection signal by receiving and comparing the data address with the addresses of the separate registers. A separate register selection signal generator(1110) generates a separate register selection signal by receiving the data address. A chip-enable signal generator(1130) generates a second chip-enable signal by receiving the first chip-enable signal and the comparison selection signal.

Abstract translation: 提供了一种用于执行具有分离结构的寄存器文件的指令集的访问装置，以使用比解码器更简单的电路来防止通过将重复访问的寄存器与寄存器文件分离并且用翻转来实现寄存器来访问寄存器文件 -flop。 寄存器单元（1200）包括多个单独的寄存器和寄存器文件。 控制器通过接收第一芯片使能信号和数据地址来产生控制信号。 地址比较器（1120）通过接收和比较数据地址与分离寄存器的地址来生成比较选择信号。 单独的寄存器选择信号发生器（1110）通过接收数据地址来产生单独的寄存器选择信号。 芯片使能信号发生器（1130）通过接收第一芯片使能信号和比较选择信号来产生第二芯片使能信号。

公开(公告)号：KR1020060003927A

公开(公告)日：2006-01-12

申请号：KR1020040051838

申请日：2004-07-05

Applicant: 한국과학기술원

Inventor： 박인철

IPC: G06F9/32

CPC classification number: G06F9/32

Abstract: 본 발명은 지정 가능한 지연 슬롯과 스쿼싱 조건을 가지는 분기 처리 프로세서에 관한 것이다. 특히, 파이프라인 프로세서에서 분기실행(branch execution)을 제어하기 위한 것으로서 지연 슬롯 수와 스쿼싱 조건을 사용자가 지정할 수 있는 분기 명령어와 이를 처리하기 위한 프로세서 구조에 관한 것이다.
본 발명에 의하면, 지연 분기 제어 및 처리를 위한 프로세서에 있어서, 분기 명령어에 표시된 지연 슬롯의 수에 해당하는 지연 슬롯 명령어들의 주소를 생성하는 명령어 주소 생성부와; 상기 분기 명령어 상에 명시된 지연 슬롯 수에 해당하는 명령어를 우선 해석하고, 지연 슬롯 수가 분기 페널티 보다 작은 경우 지연 슬롯 이후 분기 페널티까지 NOP 명령어를 해석하는 명령어 디코더; 및 상기 해석된 명령어의 분기 여부와 분기 목적지 주소를 계산하는 명령 실행부를 구비하는 것을 특징으로 하는 분기 처리 프로세서를 제시한다.
따라서, 본 발명은 프로그램에서 지연 슬롯 명령어로 사용될 수 있는 명령어의 수에 따라 지연 슬롯의 수를 지정할 수 있으므로 분기 명령어의 지연 슬롯이 NOP으로 채워지는 경우는 없게 되어 프로그램 크기가 줄일 수 있으며, 참 슬롯 명령어와 스쿼싱 슬롯 명령어를 모두 사용할 수 있으므로 지연 슬롯을 효율적으로 사용하게 되어 프로그램의 수행 속도를 향상시킬 수 있다.
지연 슬롯, 스쿼싱, 분기명령어, 프로세서, 파이프라인

公开(公告)号：KR100306596B1

公开(公告)日：2001-09-29

申请号：KR1019990009307

申请日：1999-03-19

Applicant: 한국과학기술원 ,  (주)다이나릿시스템

Inventor： 경종민 ,  박인철 ,  최훈 ,  이승종

IPC: G06F9/455

CPC classification number: G06F17/5027 ,  G06F17/5022

Abstract: 본발명은집적회로를에뮬레이션하여검증할수 있도록한 장치에관한것으로서, 특히집적회로디자인을디자인초기단계에서부터후반단계까지자유로이검증할수 있는프로세서와재설정가능칩에기반한집적회로에뮬레이터에관한것으로서, 집적회로칩의모델을기능부분과외부인터페이스부분으로분리하여, 기능부분의수행은하나이상의프로세서로구현된프로세싱엔진이담당하고외부인터페이스부분은재설정가능회로를이용한외부인터페이스신호생성기가담당하여실제핀 신호를생성하게되며, 이둘 사이의정보교환은명령어와데이터로이루어진인터페이스제어패킷을사용하여이루어지고, 프로세싱엔진과외부인터페이스신호생성기는하나의장치안에내장되어, 집적회로의디자인의여러단계에서내부기능부분과외부인터페이스부분을실제목표시스템내에서검증할수 있으며, 따라서집적회로의설계시간과전체시스템의검증및 설계시간을줄일수 있다.

公开(公告)号：KR1020170038484A

公开(公告)日：2017-04-07

申请号：KR1020150137915

申请日：2015-09-30

Applicant: 엘지디스플레이 주식회사 ,  한국과학기술원

Inventor： 김정현 ,  유상호 ,  김범식 ,  김승태 ,  김태궁 ,  박인철 ,  유인재 ,  조지혁

IPC: G09G3/20

Abstract: 본발명은호스트처리장치가영상처리부의연산처리를각 명령프로그램단위로관리하지않고, 다수의명령프로그램단위로관리할수 있다. 즉, 본발명은호스트처리장치가다수의명령프로그램을포함하는연산명령집합을영상처리부에전달하여주면, 영상처리부가다수의명령프로그램모두에따른연산의수행이완료될때까지호스트처리장치의관리를받지않게되므로, 호스트처리장치가영상처리부의연산처리에관여하는빈도수가줄어들어호스트처리장치의부하가줄어들어효율적인관리가가능할수 있다.

Abstract translation: 本发明允许主处理装置以多个指令程序为单位管理图像处理单元的算术处理，而不用以指令程序为单位进行管理。 即，本发明是一种主处理器的管理，直到通过使所述操作指令集包括主机处理单元的主表面是多个用于图像处理的命令的程序，执行根据与两个图像处理单元是多个命令程序的操作完成 因此，主机处理装置参与图像处理单元的算术处理的频率降低，并且主机处理装置上的负载减小，由此能够实现有效的管理。

公开(公告)号：KR101562910B1

公开(公告)日：2015-10-26

申请号：KR1020140016621

申请日：2014-02-13

Applicant: 한국과학기술원

Inventor： 박인철 ,  김봉진 ,  공병용

IPC: G06F9/06 ,  G06F9/38 ,  G06F12/08

Abstract: 복수의라인들을포함하며라인단위로명령어들을출력하는명령어캐시의구동방법에서는, 복수의라인들중에서제1 라인에저장된제1 명령어그룹을출력한다. 제1 명령어그룹이분기명령어를포함하는경우에, 분기명령어에상응하는목표명령어(가저장된제2 라인의일부및 제2 라인과인접하는제3 라인의일부에저장된제2 명령어그룹을출력한다. 제1 명령어그룹은연속적인제1 명령어들을포함하고, 제2 명령어그룹은목표명령어부터시작하는연속적인제2 명령어들을포함하며, 제2 명령어그룹의크기는복수의라인들중에서하나의라인의크기에상응한다.

公开(公告)号：KR101482689B1

公开(公告)日：2015-01-16

申请号：KR1020130108017

申请日：2013-09-09

Applicant: 한국과학기술원 ,  주식회사 알피언

Inventor： 박인철 ,  김봉진 ,  유인재 ,  이관중 ,  박철웅 ,  남창현

IPC: H03M13/27

CPC classification number: H03M13/276 ,  H03M13/2771 ,  H03M13/6502

Abstract: 인터리브드 어드레스 매핑 방법에서는 액세스 어드레스 및 QPP(Quadratic Permutation Polynomial) 인터리버 수식에 기초하여 인터리버 어드레스 생성기가 인터리브드(interleaved) 어드레스를 생성하고, 인터리브드 어드레스를 L(L은 자연수)값으로 나누어 몫에 해당하는 시작 포인트와 나머지에 해당하는 메모리 행 어드레스를 생성한다. 메모리 행 어드레스에 상응하는 P(P는 자연수)개의 독출 데이터들을 P개의 열과 L개의 행으로 분리되는 메모리 셀들을 포함하는 메모리로부터 독출하여 연결 네트워크에 전달한다. 연결 네트워크에서 시작 포인트 및 QPP 인터리버 수식으로부터 산출되는 기본 순열 패턴에 기초하여 P개의 독출 데이터들을 P개의 시소 디코더들에 매핑한다. 인터리브드 어드레스 매핑 방법을 사용하면 터보 디코더를 포함하는 시스템의 복잡도를 감소시킬 수 있다.

Abstract translation: 交互式地址映射方法及其解码方法技术领域本发明涉及交互式地址映射方法及其解码方法。 根据交互式地址映射方法，交织器地址生成器基于访问地址和二次置换多项式交织器方程生成交织地址，并且生成对应于通过将交织地址除以L而获得的共享的开始点（L是 自然数）和对应于余数的存储器行地址。 从包含由P行和L列划分的存储单元的存储器中读出与存储器行地址对应的P（P是自然数）数据并发送到连接网络。 基于在连接网络中基于开始点和QPP交织器方程计算的基本置换模式，P读出数据与P跷跷板解码器映射。 当使用交错地址映射方法时，可以减少包括turbo解码器的系统的复杂性。