-
-
公开(公告)号：KR101063924B1
公开(公告)日：2011-09-14
申请号：KR1020100070438
申请日：2010-07-21
Applicant: 한국전기연구원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/2257 , H01L29/66477 , H01L29/66575
Abstract: 본 발명은 전력용 MOSFET의 자기정렬식 제조방법에 관한 것으로서, p-well 영역과 소스 영역 사이의 패턴정렬 오차를 최소화하여 신뢰성을 확보하기 위한 본 발명의 바람직한 실시 예에 따르면, 단면이 T자 형상인 마스크를 제작하는 제1단계;와 상기 마스크의 하부 내측 방향으로 일정 각도 경사지게 억셉터 이온을 주입한 후, 다시 수직방향으로 상기 억셉터 이온을 주입하여 p-well 영역을 형성하는 제2단계;와 상기 p-well 영역 상의 일정 구간에 유효 게이트를 형성시키기 위해 수직 방향으로 도너 이온을 주입하여 소스 영역을 형성하는 제3단계;와 상기 제3단계에서 주입된 이온을 전기적으로 활성화시킨 후 게이트 산화막을 증착하는 제4단계;와 상기 게이트 산화막 상에 폴리실리콘을 이용하여 게이트를 형성하는 제5단계;와 상기 게이트 산화막의 양단을 일정 간격 식각하여 소스접촉부를 형성하는 제6단계; 및 상기 반도체기판의 하부면과 게이트 산화막 및 소스접촉부에 금속막을 증착하고 열처리하여 실리사이드를 형성한 후 습식 식각을 통해 게이트,소스,드레인 전극을 형성하는 제7단계;를 포함하여 이루어지는 것을 기술적 요지로 한다.
상술한 바와 같은 방법으로 제조되는 본 발명은, T자형의 마스크를 통해 p-well 영역과 소스 영역 사이의 패턴정렬 오차가 최소화되므로, 즉 유효 게이트의 길이가 오차없이 일정하게 형성되도록 하여 신뢰성을 확보할 수 있는 장점이 있다.-
公开(公告)号：KR101063914B1
公开(公告)日：2011-09-14
申请号：KR1020080077993
申请日：2008-08-08
Applicant: 한국전기연구원
IPC: H01L29/861
Abstract: 본 발명은 탄화규소에 내열금속카바이드를 용이하게 오믹 접촉 형성시키는 방법 및 이를 이용한 전력용 반도체 소자에 관한 것으로, 탄화규소 기판 상에 탄화층을 형성하는 제1단계와; 상기 탄화층 상부에 오믹 접촉 형성이 필요한 부분에 대해 선택적으로 내열금속막을 형성하는 제2단계와; 상기 내열금속막과 탄화층의 탄소를 반응시켜 내열금속카바이드층을 형성하는 제3단계와; 상기 내열금속카바이드층을 형성하고 남아있는 탄화층을 제거하는 제4단계;를 포함하여 이루어지는 것을 특징으로 하는 탄화규소에 내열금속카바이드를 오믹 접촉 형성시키는 방법 및 이를 이용한 전력용 반도체 소자를 기술적 요지로 한다. 이에 따라 금속실리사이드의 형성이 억제되어 균일한 특성의 접촉 형성이 용이하며, 또한 내열금속카바이드를 직접 증착하지 않고 저온에서 내열금속막을 탄화층에 증착한 후 열처리함으로써 내열금속카바이드를 용이하게 형성시킬 수 있으며, 이에 의해 형성된 내열금속카바이드는 탄화규소와 고온에서도 안정적인 오믹 특성을 유지하여 고온용 탄화규소 전력용 반도체 소자의 신뢰성을 놓여주는 이점이 있다.
탄화규소 내열금속 카바이드 실리사이드 오믹 접촉 탄화 고온 반도체 소자-
公开(公告)号：KR1020110072090A
公开(公告)日：2011-06-29
申请号：KR1020090128885
申请日：2009-12-22
Applicant: 한국전기연구원
Abstract: PURPOSE: A manufacturing method of nanorod is provided to sufficiently maintain intervals between nanotips and to maximize a number of tips by forming nanotips from multilayerd of nanospheres with 'a different size. CONSTITUTION: The manufacturing method of nanowire or nanorod for field emission device includes following steps.(a) A single layer of nanospheres are arranged on a conductive substrate. A first layer is formed.(b) A single layer of nanospheres, 'of which diameters are 2-20 times larger than those of the first layer', in the upper body of the first layer. A second layer is formed.(c) By use of a metal evaporation method, a metal catalyst layer is formed on the substrate through empty space among the nanospheres of the first layer.(d) The nanospheres are eliminated. A nanotips group 'composed of nanowire or nanorod' is formed on the metal catalyst layer.
Abstract translation: 目的：提供纳米棒的制造方法，以充分保持纳米尖端之间的间隔，并通过从具有不同尺寸的多层纳米球形成纳米尖端来最大限度地提高数量的尖端。 构成：用于场致发射器件的纳米线或纳米棒的制造方法包括以下步骤：（a）在导电基板上布置单层纳米球。 形成第一层（b）在第一层的上层中形成单层纳米球，其直径比第一层的直径大2-20倍。 形成第二层;（c）通过使用金属蒸镀法，在第一层的纳米球之间通过空隙在基板上形成金属催化剂层。（d）除去纳米球。 在金属催化剂层上形成由纳米线或纳米棒构成的纳米线组。
-
公开(公告)号：KR1020110054970A
公开(公告)日：2011-05-25
申请号：KR1020090111806
申请日：2009-11-19
Applicant: 한국전기연구원
IPC: H01L21/266
CPC classification number: H01L21/266 , H01L21/0337 , H01L21/31116 , H01L21/76829
Abstract: PURPOSE: A method for manufacturing an ion implantation mask for a silicon carbide electronic device is provided to improve a masking effect for ion implantation by decreasing the minimum linewidth of an ion implantation mask pattern. CONSTITUTION: A first etch stop layer(12) is formed on a silicon carbide substrate for improving adhesion and stopping etch. An ion implantation mask metal layer(22) is formed on the silicon carbide substrate for a dry etch. A second etch stop layer(32) and a preset pattern are formed on the upper side of the ion implantation mask metal layer. An ion implantation mask metal layer is dried and etched using the second etch stop layer as a mask. The first etch stop layer is patterned by using the second etch stop layer and the ion implantation mask metal layer pattern as the mask.
Abstract translation: 目的：提供一种用于制造用于碳化硅电子器件的离子注入掩模的方法，以通过降低离子注入掩模图案的最小线宽来改善离子注入的掩蔽效应。 构成：在碳化硅衬底上形成第一蚀刻停止层（12），以改善粘附和停止蚀刻。 在碳化硅衬底上形成离子注入掩模金属层（22）用于干蚀刻。 在离子注入掩模金属层的上侧形成第二蚀刻停止层（32）和预设图案。 使用第二蚀刻停止层作为掩模来干燥和蚀刻离子注入掩模金属层。 通过使用第二蚀刻停止层和离子注入掩模金属层图案作为掩模来对第一蚀刻停止层进行构图。
-
Patent Agency Ranking
公开(公告)号：KR1020110053576A
公开(公告)日：2011-05-24
申请号：KR1020090110159
申请日：2009-11-16
Applicant: 한국전기연구원
CPC classification number: C01B33/12 , B01J23/745 , H01J1/304
Abstract: PURPOSE: A method for manufacturing carbon nano-tube patterns using silica nano-particles and a field emission cathode using the same are provided maximize electric field applied to the surface of carbon nano-tube by selectively growing the carbon nano-tube on silica nano particles of a silicon substrate. CONSTITUTION: Silica nano-particles are applied to a cleaned silicon substrate. Aluminum is applied to the silicon substrate on which the silica nano-particles are applied. An Aluminum buffer layer is formed. A Fe catalyst layer is formed by applying Fe on the aluminum buffer layer. Silicon is diffused to the aluminum buffer layer through reduction and thermal treatment in order to inactivate the Fe catalyst layer on the silicon substrate and activate the Fe catalyst layer on the silica nano-particles. Carbon nano-tube is applied to be patterned on the silica nano-particles.
Abstract translation: 目的：使用二氧化硅纳米颗粒制造碳纳米管图案的方法和使用其的场致发射阴极的方法，通过在二氧化硅纳米颗粒上选择性生长碳纳米管，最大化施加到碳纳米管表面的电场 的硅衬底。 构成：将二氧化硅纳米颗粒施加到清洁的硅衬底上。 将铝施加到其上涂覆有二氧化硅纳米颗粒的硅基材上。 形成铝缓冲层。 通过在铝缓冲层上施加Fe形成Fe催化剂层。 硅通过还原和热处理扩散到铝缓冲层，以使硅衬底上的Fe催化剂层失活并激活二氧化硅纳米颗粒上的Fe催化剂层。 碳纳米管应用于二氧化硅纳米颗粒上的图案化。
-
公开(公告)号：KR1020110029698A
公开(公告)日：2011-03-23
申请号：KR1020090087487
申请日：2009-09-16
Applicant: 한국전기연구원
IPC: H01J1/304
Abstract: PURPOSE: A field emission device manufacturing method and a field emission device manufactured thereby are provided to prevent the deterioration of the tip by coating the Si tip structure with the SiC material having high durability. CONSTITUTION: A Si tip is arranged by micro patterning a silicon substrate and aligning the silicon substrate. The insulation oxidation layer is formed on the Si tip. The silicon substrate is arranged in high temperature. A top portion(301) of the Si tip is converted into SiC by injecting the gas containing C. The nitrogen is doped by the injected nitrogen in order to convert into the SiC which has low work function.
Abstract translation: 目的：提供一种场致发射器件制造方法和由此制造的场发射器件，以通过用具有高耐久性的SiC材料涂覆Si尖端结构来防止尖端的劣化。 构成：通过对硅衬底进行微图案化并对准硅衬底来布置Si尖端。 在Si尖端上形成绝缘氧化层。 硅衬底布置在高温下。 通过注入含有C的气体将Si尖端的顶部（301）转化为SiC。通过注入的氮掺杂氮以转化为具有低功函数的SiC。
-
公开(公告)号：KR100977408B1
公开(公告)日：2010-08-24
申请号：KR1020080080413
申请日：2008-08-18
Applicant: 한국전기연구원
IPC: H01L29/78 , H01L21/336
Abstract: 본 발명은 트렌치 구조를 갖는 탄화규소 모스 전계효과 트랜지스터에 관한 것으로서, 불순물의 농도가 5E18 ~ 5E19cm
-3 범위의 제1도전형 탄화규소 기판과; 상기 탄화규소 기판의 상면에 형성되는 5E13 ~ 5E16cm
-3 범위의 제1도전형 탄화규소 에피박막층과; 상기 에피박막층의 표면에 패터닝된 마스크를 통해 제2도전형 불순물의 이온주입을 통해 형성되는 깊이 0.6~1.0㎛이고, 불순물 농도가 1E17 ~ 5E17cm
-3 범위의 제2도전형 베이스 영역과; 상기 에피박막층의 상부 전체에 제1도전형 불순물의 이온주입을 통해 형성되는 0.1 ~ 0.2㎛ 깊이로 형성되는 제1도전형 소오스 영역과; 상기 에피박막층의 제2도전형 베이스가 형성된 영역 사이의 제2도전형 베이스와 일정거리(W1)만큼 이격하여 트렌치 공정을 통해 제2도전형 베이스의 이온주입 깊이보다 상대적으로 깊게 식각되어 형성되는 트렌치 게이트 영역과; 상기 트렌치 게이트 영역 외벽에 열산화 공정으로 형성되는 게이트 산화막과; 상기 게이트 산화막 외부의 트렌치 게이트 영역에 폴리실리콘을 증착하여 형성된 게이트 전극과; 상기 증착된 폴리실리콘을 평탄화 공정을 거친 후 건식 식각을 통해 상기 에피박막층의 표면이 드러나도록 식각 한 후 스크린 산화막 및 포토레지스트를 증착하여 사진식각 공정을 사용하여 제1도전형 불순물이 이온주입된 영역 내에 제2도전형 불순물을 이온주입 할 영역을 형성하여 제2도전형 불순물을 주입하여 형성된 제2도전형 소오스 영역과; 상기 게이트 전극과 상기 소오스 영역을 전기적으로 절연시키기 위해 BPSG를 증착한 후 소오스 전극 증착 영역을 사진식각 공정을 통해 형성하여 알루미늄 금속 증착을 통해 상기 에피박막층의 소오스 영역에 형성되는 소오스 전극과; 상기 탄화규소 기판 후면에 형성되는 드레인 전극;을 포함하여 구성되는 것을 특징으로 하는 트렌치 구조 탄화규소 모스 전계효과 트랜지스터를 기술적 요지로 한다. 이에 따라 상기 구성에 의한 본 발명은, 에피박막층에 패터닝에 의해 형성된 p-베이스 영역의 정공전하 양과 트렌치 게이트 영역과 채널영역에 에 축적되는 전자 양의 균형에 의하여 게이트 전압에 따라 노말리-오프(normally-off) 특성을 가지게 되며 패터닝 되지 않은 p-베이스의 경우에 비해 온-상태 전류밀도 특성이 향상되며 온-상태 저항 R
ON
,
sp 이 낮아지고 오프상태의 전압저지 능력에도 영향을 미치지 않는 이점이 있다.
탄화규소 트렌치구조 전계효과 트랜지스터 Trench SiC-MOSFET Patterned p-베이스-
公开(公告)号：KR1020100052640A
公开(公告)日：2010-05-20
申请号：KR1020080111444
申请日：2008-11-11
Applicant: 한국전기연구원
Abstract: PURPOSE: A protection circuit of power supply applied a junction field effect transistor is provided to reduce standby power by blocking AC power according to the usage of a load. CONSTITUTION: A protection circuit(70) comprises an auxiliary power(72), a Zener diode(74), a photocoupler(76), a switch transistor(78), and a plurality of resistors. The auxiliary power supplies the voltage source for driving a JFET(Unction Gate Field-Effect Transistor). The Zener diode distinguish the size of a negative voltage provided from the auxiliary power. The photo-coupler is electrically connected to the photo transistor according to a predetermined voltage applied to a photo diode. The switch transistor runs a relay and the Resistors control the voltage and current within the protection circuit.
Abstract translation: 目的：提供施加结型场效应晶体管的电源保护电路，以通过根据负载的使用阻断交流电源来降低待机功率。 构成：保护电路（70）包括辅助电源（72），齐纳二极管（74），光电耦合器（76），开关晶体管（78）和多个电阻器。 辅助电源提供用于驱动JFET（功能栅场效应晶体管）的电压源。 齐纳二极管区分辅助电源提供的负电压的大小。 光耦合器根据施加到光电二极管的预定电压与光电晶体管电连接。 开关晶体管运行继电器，电阻控制保护电路内的电压和电流。
-
30.发明授权접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법 失效접합장벽쇼트키게이트구조를갖는고전압탄화규소쇼트키접합형전계효과트랜스터터및그제조방접합
公开(公告)号：KR100933383B1
公开(公告)日：2009-12-22
申请号：KR1020070108447
申请日：2007-10-26
Applicant: 한국전기연구원
IPC: H01L29/78 , H01L21/336
Abstract: 본 발명은 접합장벽 쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법에 관한 것으로, 트렌치 구조의 상단에 위치한 게이트 전극과; 상기 전극 아래 누설전류를 감소시키며 항복전압을 증가시키는 고농도 p형 접합장벽쇼트키 구조와; 상기 트렌치 측면벽에 오믹특성을 향상시키기 위한 고농도 n형 SiC 반도체와; 상기 고농도 n형 SiC 반도체에 오믹접촉된 소스전극과; 상기 고농도 p형 SiC 반도체 및 소스전극 아래에 형성되고 트렌치의 중심을 향해 상기 고농도 n형 SiC 반도체 보다 더 깊이 형성된 고농도 p형 반도체와; 상기 고농도 p형 SiC 반도체 아래 항복전압을 높이기 위한 저농도 n형 SiC 드리프트층과; 상기 드리프트층 아래 오믹특성을 향상하기 위한 고농도 n형 SiC 기판과; 상기 기판 아래 오믹접촉된 드레인전극을 갖는 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터 게이트 구조를 갖도록 구성된 것을 특징으로 한다.
이와 같은 본 발명에 의한 MESFET 구조에서는 기존의 전력용 SiC MESFET의 단점인 높은 누설전류와 낮은 항복전압을 개선하고 게이트와 소스간의 기생 커패시턴스를 감소시켜 스위칭속도를 증가시킬 수 있다.
탄화규소(SiC), 쇼트키 접합형 전계효과 트랜지스트(MESFET), 접합장벽쇼트키 게이트 구조, 항복전압, 누설전류Abstract translation: 提供具有结势垒肖特基栅极结构的场效应晶体管及其制造方法，以通过减少在栅极和漏极之间产生的寄生电容来改善开关特性。 一种场效应晶体管，包括栅电极（200），高浓度P型结势垒肖特基，高浓度N型SiC半导体（210），源电极（220），高浓度P型半导体（240）， 漂移层（260），高浓度N型SiC衬底（270）以及漏电极（280）。 栅电极位于沟槽（1）结构的顶端。 漏电极接触在衬底的底部。 高浓度P型结势垒肖特基降低了电极下的漏电流，并增加了击穿电压。 源电极与高浓度N型SiC半导体接触。 高浓度P型半导体形成在高浓度P型SiC半导体和源电极之下。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.026 seconds)
