公开(公告)号：KR20210030850A

公开(公告)日：2021-03-18

申请号：KR1020200069145A

申请日：2020-06-08

Applicant: 한국전기연구원

Inventor： 문정현 ,  강인호 ,  김상철 ,  김형우 ,  나문경 ,  방욱 ,  석오균

IPC: H01L29/423 ,  H01L21/02 ,  H01L21/265 ,  H01L21/324 ,  H01L21/8234 ,  H01L29/16 ,  H01L29/66 ,  H01L29/78

CPC classification number: H01L29/4236 ,  H01L21/02167 ,  H01L21/265 ,  H01L21/324 ,  H01L21/823462 ,  H01L29/1608 ,  H01L29/66045 ,  H01L29/78

Abstract: 본 발명은 트렌치 게이트형 SiC MOSFET 디바이스 및 그 제조 방법에 관한 것으로서, 본 발명의 트렌치 게이트형 SiC MOSFET 디바이스는, SiC 기판(예, n형 4H-SiC 기판)에 형성된 게이트 트렌치를 덮는 게이트 산화막, 상기 게이트 트렌치 영역에서 상기 게이트 산화막 하부에 형성된 도핑된 웰(예, BPW), 상기 게이트 산화막이 덮인 상기 게이트 트렌치 내부에 형성된 게이트 전극, 상기 게이트 전극 위에 형성된 층간절연막, 상기 기판의 에피택셜층의 전면에 형성된 소스 영역을 위한 도핑층의 상면과 상기 층간절연막의 상면을 덮는 소스 전극 및 상기 기판의 배면에 형성된 드레인 전극을 포함한다.

公开(公告)号：WO2018208112A1

公开(公告)日：2018-11-15

申请号：PCT/KR2018/005411

申请日：2018-05-11

Applicant: 한국전기연구원

Inventor： 나문경 ,  강인호 ,  김상철 ,  문정현 ,  방욱 ,  석오균

IPC: H01L21/04 ,  H01L21/324 ,  H01L29/45 ,  H01L21/285 ,  H01L21/28

CPC classification number: H01L21/04 ,  H01L21/28 ,  H01L21/285 ,  H01L21/324 ,  H01L29/45

Abstract: 본 발명은 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 있어서, 탄화규소 기판 상부에 니켈층 및 티타늄층을 적층하는 단계와; 열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 본 발명의 오믹접촉은 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 효과를 얻을 수 있다.

公开(公告)号：WO2018194336A1

公开(公告)日：2018-10-25

申请号：PCT/KR2018/004407

申请日：2018-04-17

Applicant: 한국전기연구원

Inventor： 석오균 ,  강인호 ,  김상철 ,  김형우 ,  나문경 ,  문정현 ,  방욱

IPC: H01L29/66 ,  H01L29/872

Abstract: 본 발명은 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 낮은 턴-온 전압을 가질 뿐만 아니라 역방향 특성을 향상시킬 수 있는 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법에 관한 것이다. 이러한 본 발명은, 실리콘카바이드 기판의 상부에 에피택시얼층, 폴리실리콘, 산화막 및 포토레지스트를 차례대로 형성하는 제1단계; 포토레지스트를 패터닝하여 포토레지스트패턴을 형성한 후, 포토레지스트패턴으로 산화막을 식각하여 산화막패턴을 형성하는 제2단계; 산화막패턴으로 폴리실리콘을 식각하여 폴리실리콘패턴을 형성하고, 포토레지스트패턴을 제거하는 제3단계; 산화막패턴으로 에피택시얼층 바닥 영역을 소정의 깊이로 식각하여 에피택시얼패턴을 형성한 후, 산화막패턴을 제거하여 트렌치를 완성하는 제4단계;를 포함하는 것을 특징으로 하는 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법을 기술적 요지로 한다.

公开(公告)号：WO2021049801A1

公开(公告)日：2021-03-18

申请号：PCT/KR2020/011654

申请日：2020-08-31

Applicant: 한국전기연구원

Inventor： 문정현 ,  강인호 ,  김상철 ,  김형우 ,  나문경 ,  방욱 ,  석오균

IPC: H01L29/423 ,  H01L29/16 ,  H01L21/02 ,  H01L21/8234 ,  H01L21/324 ,  H01L21/265 ,  H01L29/66 ,  H01L29/78

Abstract: 본 발명은 트렌치 게이트형 SiC MOSFET 디바이스 및 그 제조 방법에 관한 것으로서, 본 발명의 트렌치 게이트형 SiC MOSFET 디바이스는, SiC 기판(예, n형 4H-SiC 기판)에 형성된 게이트 트렌치를 덮는 게이트 산화막, 상기 게이트 트렌치 영역에서 상기 게이트 산화막 하부에 형성된 도핑된 웰(예, BPW), 상기 게이트 산화막이 덮인 상기 게이트 트렌치 내부에 형성된 게이트 전극, 상기 게이트 전극 위에 형성된 층간절연막, 상기 기판의 에피택셜층의 전면에 형성된 소스 영역을 위한 도핑층의 상면과 상기 층간절연막의 상면을 덮는 소스 전극 및 상기 기판의 배면에 형성된 드레인 전극을 포함한다.

公开(公告)号：KR102097711B1

公开(公告)日：2020-04-06

申请号：KR1020180059206

申请日：2018-05-24

Applicant: 한국전기연구원

Inventor： 석오균 ,  강인호 ,  김상철 ,  김형우 ,  나문경 ,  문정현 ,  방욱

IPC: H01L29/66 ,  H01L29/47 ,  H01L21/768 ,  H01L21/3205 ,  H01L21/02

公开(公告)号：KR101576048B1

公开(公告)日：2015-12-10

申请号：KR1020130168442

申请日：2013-12-31

Applicant: 한국전기연구원

Inventor： 문정현 ,  강인호 ,  김남균 ,  김상철 ,  나문경 ,  방욱

IPC: H01L21/316 ,  H01L21/336

Abstract: SiC 기재상에게이트산화막을형성하는방법이개시된다. 본발명은 HNO수용액으로부터 HNO증기를포함하는가스상을발생시키는단계; 상기 HNO가스상을 SiC 기판으로유도하는단계; 및상기 HNO가스상과 SiC 기판을반응하여상기기판표면에산화막을형성하는단계를포함하는 SiC 기판상의질화처리산화막형성방법을제공한다. 본발명에따르면, 기상의 HNO를이용하여 SiC 기판상에높은속도로낮은결함밀도를갖는고품질의게이트산화막을형성할수 있게된다.

公开(公告)号：KR101386119B1

公开(公告)日：2014-04-21

申请号：KR1020120081670

申请日：2012-07-26

Applicant: 한국전기연구원

Inventor： 주성재 ,  강인호 ,  김상철 ,  나문경 ,  문정현

IPC: H01L21/336 ,  H01L29/78

Abstract: 본 발명은, SiC MOSFET의 오믹 접합 형성방법에 있어서, SiC에 n형 도핑영역과 p형 도핑영역을 형성하는 제 1단계와; 상기 n형 도핑영역과 p형 도핑영역에 Ti와 Ni의 박막을 연속적으로 동시에 형성하는 제 2단계와; 상기 Ti와 Ni의 박막이 형성된 SiC를 열처리하여 n형 도핑영역과 p형 도핑영역에 오믹접합을 동시에 형성하는 제 3단계;를 포함하여 구성되는 SiC MOSFET의 오믹 접합 형성방법을 기술적 요지로 한다. 이에 따라, p형 영역과 n형 영역에 오믹 전극을 형성하기 위한 공정에 있어서 동일한 물질을 사용하여 p형 영역과 n형 영역에 대하여 동시에 오믹 전극을 형성함으로써 제작공정을 단순화하고, 또한 접촉저항을 낮춰서 SiC MOSFET 소자의 특성을 개선시키는 이점이 있다.

公开(公告)号：KR101386132B1

公开(公告)日：2014-04-17

申请号：KR1020120116520

申请日：2012-10-19

Applicant: 한국전기연구원

Inventor： 주성재 ,  강인호 ,  김상철 ,  나문경 ,  문정현

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66068 ,  H01L29/1608 ,  H01L29/7813

Abstract: The present invention relates to an SiC MOSFET having a trench and a manufacturing method thereof. According to one embodiment of the present invention, the SiC MOSFET having a trench and the manufacturing method thereof include a first step of etching a trench in a SiC substrate; a second step of vertically ion-injecting vanadium into the SiC substrate; a third step of ion-injecting nitrogen into a trench sidewall; and a forth step of forming a trench gate structure.

Abstract translation: 本发明涉及一种具有沟槽的SiC MOSFET及其制造方法。 根据本发明的一个实施例，具有沟槽的SiC MOSFET及其制造方法包括蚀刻SiC衬底中的沟槽的第一步骤; 将钒垂直离子注入到SiC衬底中的第二步骤; 将氮气离子注入沟槽侧壁的第三步骤; 以及形成沟槽栅极结构的第四步骤。

公开(公告)号：KR1020140040542A

公开(公告)日：2014-04-03

申请号：KR1020120107379

申请日：2012-09-26

Applicant: 한국전기연구원

Inventor： 나문경 ,  강인호 ,  김상철 ,  문정현 ,  주성재

IPC: H01L21/316 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02164 ,  H01L21/02214 ,  H01L21/02282 ,  H01L21/02318 ,  H01L29/51

Abstract: The present invention relates to a method for manufacturing a silicon oxide gate insulating film in a low temperature process comprising a first step for forming silica solution by distributing a silica particle to water and reforming the surface of the silica particle by using organosilane; a second step for replacing the water of the first step with an organic solvent; a third step for forming mixed solution by mixing solution that epoxy resin is dissolved and the silica solution; a fourth step for coating the mixed solution on a substrate; and a fifth step for performing heat processing in a 120-300 temperature. The present invention is provided to manufacture silicon oxide for a gate insulating film by forming the silicon oxide and performing the heat processing below a 300 temperature, thereby applying the silicon oxide to a polymer material substrate. [Reference numerals] (AA) Manufacture a silicon oxide gate insulating film in a low temperature process; (BB) Reform silica surface; (CC,DD) Reform the silica surface with organosilane; (EE) Replace a solvent with an organic solvent; (FF) Dissolve epoxy resin; (GG) Mix and respond the reformed silica and epoxy solution; (HH) Form a coating film and perform heat processing

Abstract translation: 本发明涉及一种在低温工艺中制造氧化硅栅极绝缘膜的方法，包括通过将二氧化硅颗粒分配到水中并通过使用有机硅烷重整二氧化硅颗粒的表面来形成二氧化硅溶液的第一步骤; 用有机溶剂代替第一步骤的水的第二步骤; 通过混合溶解有环氧树脂的溶液和二氧化硅溶液形成混合溶液的第三步骤; 将混合溶液涂布在基板上的第四步骤; 以及在120-300温度下进行热处理的第五步骤。 本发明提供用于通过形成氧化硅并进行低于300℃的热处理来制造用于栅极绝缘膜的氧化硅，从而将氧化硅施加到聚合物材料基板上。 （附图标记）（AA）在低温工艺中制造氧化硅栅极绝缘膜; （BB）改性二氧化硅表面; （CC，DD）用有机硅烷改性二氧化硅表面; （EE）用有机溶剂代替溶剂; （FF）溶解环氧树脂; （GG）混合并重整二氧化硅和环氧溶液; （HH）形成涂膜，进行热处理

公开(公告)号：KR1020120029104A

公开(公告)日：2012-03-26

申请号：KR1020100090969

申请日：2010-09-16

Applicant: 한국전기연구원

Inventor： 방욱 ,  차승일 ,  강인호 ,  주성재 ,  황규현 ,  신윤지

IPC: H01J1/304 ,  H01J9/02

Abstract: PURPOSE: A high power field emission device and a manufacturing method thereof are provided to improve device properties by controlling nano wire growth of edge, side, and rear side of a metal disc. CONSTITUTION: A metal disc(100) is used as a cathode of a field emission device. An oxidation-resistant layer(110) is formed in the rear side of the metal disc. A metallic nano wire(120) evaporates a metal layer on the side and upper side edge of the metal disc. The metallic nano wire is used as a field emitting tip of the field emission device. A metal oxide insulating layer(130) is formed with metallic nano wire at the same time. The metal oxide insulating layer is formed on the side and upper side edge part of the metal disc in which the metal layer is evaporated.

Abstract translation: 目的：提供高功率场致发射器件及其制造方法，通过控制金属盘的边缘，侧面和后侧的纳米线生长来提高器件性能。 构成：金属盘（100）用作场致发射装置的阴极。 在金属盘的后侧形成有抗氧化层（110）。 金属纳米线（120）蒸发金属盘的侧边缘和上侧边缘上的金属层。 金属纳米线用作场致发射器件的场发射尖端。 金属氧化物绝缘层（130）同时由金属纳米线形成。 金属氧化物绝缘层形成在金属盘蒸发的金属盘的侧面和上侧边缘部分上。