公开(公告)号：WO2020096302A1

公开(公告)日：2020-05-14

申请号：PCT/KR2019/014819

申请日：2019-11-04

Applicant: 한국전기연구원

Inventor： 이지은 ,  구보근 ,  김민수 ,  안종견 ,  임혜진 ,  김봉서 ,  민복기 ,  송재성 ,  주성재

IPC: H01L35/18 ,  H01L35/16 ,  H01L35/24 ,  H01L35/34

Abstract: 본 발명은 판상형 구조를 가지는 안티몬텔룰라이드 열전재료 및 그 제조방법에 관한 것으로, 더욱 상세하게는 안티몬텔룰라이드(Sb 2 Te 3) 를 합성하는 공정에서 반응조건을 조절하여 결정방향 C축에 수직된 방향으로 성장된 방향성을 가지는 판상형 구조를 합성하며, 이를 통해 열전도도가 저하되고 열전변환 효율이 상승되는 방향으로 배열이 가능한 판상형 구조를 가지는 열전재료 안티몬텔룰라이드(Sb 2 Te 3) 제조방법에 관한 것이다. 이러한 본 발명은 판상형 구조를 가지는 열전재료 안티몬텔룰라이드 제조방법은 안티몬(Sb) 전구체, 텔루륨(Te) 전구체를 유기용매에 각각 용해시켜서 용액을 제조하는 용해단계, 상기 안티몬(Sb) 용액과 상기 텔루륨(Te) 용액을 혼합하고, 여기에 염기성용액을 혼합하여 혼합용액을 제조하는 혼합단계 및 상기 혼합용액을 용매열 반응기에 넣고 합성시키는 합성단계를 포함한다.

公开(公告)号：WO2016200001A1

公开(公告)日：2016-12-15

申请号：PCT/KR2015/014321

申请日：2015-12-28

Applicant: 한국전기연구원

Inventor： 류병기 ,  박수동 ,  김봉서 ,  민복기 ,  이지은 ,  이희웅 ,  주성재

IPC: H01L35/14 ,  H01L35/16 ,  H01L35/02

CPC classification number: H01L35/02 ,  H01L35/14 ,  H01L35/16

Abstract: 본 발명은, 도핑재를 첨가하여 열전성능이 향상된 열전소재에 있어서, MQ로 이루어진 열전소재에 M'Q'로 이루어진 도핑재가 첨가되는 것을 기술적 요지로 한다. (상기 M 및 상기 M'은 금속소재이며, 상기 Q 및 상기 Q'은 산소(O), 황(S), 셀레늄(Se), 텔루룸(Te) 및 이의 혼합으로 이루어진 군으로부터 선택된 것임.) 이에 의해 열전소재와 도핑재 간에 격자상태 및 에너지 베리어 값을 비교하고 이를 통해 선택된 도핑재를 첨가하여 열전성능이 향상된 열전소재를 얻을 수 있다. 또한 도핑재의 열전특성에 따라 열전소재에 첨가되는 함량을 선택가능한 도핑재를 첨가하여 열전성능이 향상된 열전소재를 얻을 수 있다.

Abstract translation: 本发明的主要技术思想是通过添加掺杂材料具有改进的热电性能的热电材料，其中将由M'Q'组成的掺杂材料添加到由MQ组成的热电材料（M和M' 金属材料; Q和Q'选自氧（O），硫（S），硒（Se），碲（Te）及其混合物）。 因此，通过添加通过比较热电材料和掺杂材料之间的晶格状态和能量势垒值而选择的掺杂材料，可以获得具有改善的热电性能的热电材料。 此外，通过添加掺杂材料可以获得具有改善的热电性能的热电材料，掺杂材料可以根据掺杂材料的热电特性来选择加入到热电材料中的含量。

公开(公告)号：KR102242915B1

公开(公告)日：2021-04-20

申请号：KR1020140187764

申请日：2014-12-24

Applicant: 한국전기연구원

Inventor： 박수동 ,  민복기 ,  오민욱 ,  김봉서 ,  류병기 ,  손지희 ,  이지은 ,  이희웅 ,  주성재

IPC: H01L35/14 ,  H01L35/34

Abstract: 본발명은, 균일한열전특성을갖는열전소재제조방법에있어서, 열전소재분말을준비하는단계와; 상기열전소재분말을몰드에충진하는단계와; 몰드에충진된상기열전소재분말을 1차가압소결(Press sintering)하여 1차소재를형성하는단계와; 1차가압소결된상기 1차소재를높이 1에대해직경이 5 내지 10의비율의열전소재를형성하도록 2차가압소결하여 2차소재를형성하는단계를포함하는것을기술적요지로한다. 이에의해복수의소결공정을통해얻을수 있는열전소재가특정직경및 높이비율에서열전소재의부위에따라균일한열전특성을가져이를통해열전소재의제조에따른시간및 비용을감소시킬수 있는효과를얻을수 있다.

公开(公告)号：KR1020160146188A

公开(公告)日：2016-12-21

申请号：KR1020150083099

申请日：2015-06-12

Applicant: 한국전기연구원

Inventor： 박수동 ,  이희웅 ,  김봉서 ,  류병기 ,  민복기 ,  이재기 ,  이지은 ,  주성재

IPC: H01L35/16 ,  H01L35/18 ,  H01L35/14 ,  H01L35/02 ,  H01L35/34

Abstract: 본발명은, A-B-A-C-A 원소가 5개층으로적층되는단위셀과, 상기단위셀말단의 A 원소와다른단위셀말단의 A 원소는상호간에반데르발스(van der waals) 결합에의해반복적층되는구조를가진 Te 계열전소재에있어서, 상기반복적층되는 A 원소와인접한 A 원소사이에도핑재인침입형 D 원소가침입위치되어상기단위셀의적층결함이발생하며, 상기단위셀과는다른복합결정구조가형성됨과동시에쌍정(twin) 및메탈레이어(metal layer)가형성됨을기술적요지로한다. (여기서 A는 Te 또는 Se 중하나이고, B는 Bi 또는 Sb중하나이고, C는 Bi 또는 Sb중하나이다.) 이에의해단위셀과단위셀사이에침입형도핑재를첨가하여단위셀의적층결함을발생시키고, 이를통해쌍정(twin) 및메탈레이어(metal layer)가형성되는효과를얻을수 있다.

公开(公告)号：KR1020160028697A

公开(公告)日：2016-03-14

申请号：KR1020140117508

申请日：2014-09-04

Applicant: 한국전기연구원

Inventor： 주성재 ,  박수동 ,  김봉서 ,  류병기 ,  민복기 ,  오민욱 ,  이지은 ,  이희웅

IPC: H01L35/08 ,  H01L35/34

CPC classification number: H01L35/32 ,  H01L35/08 ,  H01L35/12 ,  H01L35/34

Abstract: 본발명은벌크형소면적열전모듈및 그제조방법에관한것으로, 더욱상세하게는복수개의 n형열전레그와 p형열전레그가열전도도가낮은절연성접착제를매개로하여매트릭스형태로배치설치되는 1㎠이하의소면적구조를제공함으로써각종기계장치및 전자장치의국소냉각에활용할수 있을뿐만아니라무선선세네트워크나각종포터블및 웨어러블디바이스의신재생에너지원으로폭넓게활용할수 있는벌크형소면적열전모듈및 그제조방법에관한것이다. 이러한본 발명은복수개의 n형열전레그와 p형열전레그가절연성접착제를매개로하여상하좌우로교호하게상호접착되어연결배치되는매트릭스형태로구성되는것을특징으로하는벌크형소면적열전모듈일기술적요지로한다. 또한, 본발명은 n형열전물질잉곳과 p형열전물질잉곳을좌우수평방향으로절단하여 n형열전박편과 p형열전박편을만드는제1단계; 상기 n형열전박편과 p형열전박편을절연성접착제를매개로상하로교호하게접착하여 np교호체를만드는제2단계; 상기 np교호체를전후수직방향으로절단하여복수개의 np교호절편을만드는제3단계; 상기복수개의 np교호절편을절연성접착제를매개로좌우로접착하여상기 n형열전박편과상기 p형열전박편이상하좌우로교호하는 np매트릭스구조체를만드는제4단계; 상기 np매트릭스구조체를좌우수직방향으로절단하는복수개의 np매트릭스단위체를만드는제5단계; 상기 np매트릭스단위체의일면과타면에각각전극을형성하는제6단계; 및상기전극이형성된상기 np매트릭스단위체의일면과타면에전기절연성접착제와기판중의하나이상을차례대로설치하는제7단계;를포함하여구성되는것을특징으로하는벌크형소면적열전모듈제조방법도기술적요지로한다.

Abstract translation: 本发明涉及一种散装型小面积热电模块及其制造方法。 散装型小面积热电模块具有矩阵形状，其中多个n型热电支腿和多个p型热电支脚通过上下方向和左右方向相互交替地胶合，借助于 绝缘胶。 绝缘胶包括由聚酰亚胺材料制成的双面胶带。 本发明可用于局部冷却各种机器和电子设备，并广泛用作新的和可再生的能源。

公开(公告)号：KR101172796B1

公开(公告)日：2012-08-09

申请号：KR1020110060811

申请日：2011-06-22

Applicant: 한국전기연구원

Inventor： 강인호 ,  김남균 ,  김상철 ,  문정현 ,  방욱 ,  주성재

IPC: H01L21/335 ,  H01L29/78

CPC classification number: H01L29/4236 ,  H01L21/426 ,  H01L21/76831 ,  H01L29/42356

Abstract: PURPOSE: A fabrication method of a self-aligned channel for a trench-gate accumulation-mode SIC(Silicon Carbide) MOSFET(Metal Oxide Semiconductor Field Effect Transistor) is provided to form an n-base layer having a predetermined thickness by self-aligning a gate trench and a p-base layer with a single photographing work. CONSTITUTION: A low concentration n-type drift layer(610) is formed on a high concentration N type substrate(600). An N-base layer(620) is formed on the low concentration n-type drift layer. A source layer(630) is formed on the N-base layer. A polysilicon layer(640) is formed on the source layer. A silicon nitride film(650) is formed on the polysilicon layer.

Abstract translation: 目的：提供用于沟槽栅堆积模式SIC（碳化硅）MOSFET（金属氧化物半导体场效应晶体管）的自对准沟道的制造方法，以通过自对准形成具有预定厚度的n基层 栅极沟槽和p基底层，具有单次拍摄工作。 构成：在高浓度N型衬底（600）上形成低浓度n型漂移层（610）。 在低浓度n型漂移层上形成有N基层（620）。 源层（630）形成在N基层上。 在源层上形成多晶硅层（640）。 在多晶硅层上形成氮化硅膜（650）。

公开(公告)号：KR101104389B1

公开(公告)日：2012-01-16

申请号：KR1020090130409

申请日：2009-12-24

Applicant: 한국전기연구원

Inventor： 김남균 ,  주성재 ,  김상철 ,  방욱 ,  강인호

IPC: H01L23/16

CPC classification number: H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본 발명은 종단 구조의 반도체 칩 실장구조에 관한 것으로서, 한 극성의 전극이 한 쪽 면에 있고 반대 극성의 전극이 이에 대향되는 면에 있는 반도체 칩이, 절연기판과 그 절연기판의 한 쪽 면 혹은 양 쪽 면 위에 금속기판을 접합한 회로기판 상에 배치되는 종단 구조 반도체 칩의 실장구조에 있어서, 상기 반도체 칩의 한 쪽 면은 본딩 와이어로 결선되고, 이에 대향되는 면은 회로기판과 솔더 접합 또는 금속간 접합없이 직접 접촉형성되되, 탄성가압수단에 의해 상기 반도체 칩이 하측으로 가압되어, 상기 회로기판과 반도체 칩은 기계적으로는 분리가 가능하고, 전기적으로는 접촉형성되는 것을 특징으로 하는 종단 구조 반도체 칩의 실장구조를 기술적 요지로 한다. 이에 의해 반도체 칩을 솔더와 접합하기 않고 반도체 칩 상부에 탄성가압수단에 의한 기계적 압착 구조를 사용함으로써 전기적으로 우수하고 열전달 특성과 함께 열응력이 거의 발생하지 않은 우수한 실장 구조를 구현할 수 있는 효과가 있다.
종단 구조 반도체 칩 실장 솔더 접합 열응력

公开(公告)号：KR1020120001121A

公开(公告)日：2012-01-04

申请号：KR1020100061759

申请日：2010-06-29

Applicant: 한국전기연구원

Inventor： 주성재 ,  방욱

IPC: C23C14/06 ,  C23C14/58 ,  C23C14/46

Abstract: PURPOSE: A method of manufacturing a graphene film using physical vapor deposition techniques is provided to form a grapheme film by heat-treating a carbon film with a general rapid heat-treatment device. CONSTITUTION: A method of manufacturing a graphene film using physical vapor deposition techniques comprises steps of preparing a metal film on a substrate, metal foil, or a metal substrate(30), forming a carbon film on the metal film, the metal foil, or the metal substrate through physical vapor deposition, and heat-treating the carbon film to form a grapheme film(100). The metal film, metal foil, or metal substrate is made from the combination of one or more selected from the group consisting of Ni, Co, Fe, Cu, Ru, Pt, Pd, Ta, Mo, W, Ir, Ti, V, Mn, Al, Mg, and transition metal including Zn.

Abstract translation: 目的：提供使用物理气相沉积技术制造石墨烯膜的方法，以通过用一般的快速热处理装置对碳膜进行热处理来形成图形薄膜。 构成：使用物理气相沉积技术制造石墨烯膜的方法包括在基板，金属箔或金属基板（30）上制备金属膜的步骤，在金属膜，金属箔或金属箔上形成碳膜 金属基板通过物理气相沉积，并且对碳膜进行热处理以形成图形薄膜（100）。 金属膜，金属箔或金属基材由选自Ni，Co，Fe，Cu，Ru，Pt，Pd，Ta，Mo，W，Ir，Ti，V中的一种或多种的组合制成 ，Mn，Al，Mg和包括Zn的过渡金属。

公开(公告)号：KR1020110040011A

公开(公告)日：2011-04-20

申请号：KR1020090097123

申请日：2009-10-13

Applicant: 한국전기연구원

Inventor： 주성재 ,  방욱 ,  강인호 ,  차승일

IPC: H01J1/30

Abstract: PURPOSE: A fabrication method of field emission devices using nano-beads are provided to fabricate highly dense and high output device by forming plural silicon tips at one opening unit. CONSTITUTION: An insulating film(11) is formed on an upper portion of a substrate, and a gate metal film(21) including an opening unit is formed on the upper portion of the insulating film. A substrate is exposed to the outside through an opening unit(22) by etching the insulating film. A nano-bead(31) is formed on the upper portion after etching the insulation film. A tip is formed inside the opening unit by etching the substrate through the use of a mask.

Abstract translation: 目的：提供使用纳米珠的场发射器件的制造方法，以通过在一个开口单元处形成多个硅尖端来制造高密度和高输出器件。 构成：在基板的上部形成有绝缘膜（11），在绝缘膜的上部形成有具有开口单元的栅极金属膜（21）。 通过蚀刻绝缘膜，通过开口单元（22）将衬底暴露于外部。 在蚀刻绝缘膜之后，在上部形成纳米珠（31）。 通过使用掩模蚀刻基板，在开口单元的内部形成有尖端。

公开(公告)号：KR1020110034180A

公开(公告)日：2011-04-05

申请号：KR1020090091618

申请日：2009-09-28

Applicant: 한국전기연구원

Inventor： 강인호 ,  김남균 ,  김상철 ,  방욱 ,  주성재

IPC: G01R29/02 ,  G01R31/02

CPC classification number: G01R29/02 ,  G01R31/02 ,  G01R31/2879

Abstract: PURPOSE: A precise measuring device for measuring the reverse recovery time of a high fast power semiconductor is provided to precisely measure the reverse recovery time of an object by excluding a parasitic element. CONSTITUTION: A generator(10) applies two continuous pulses with controllable pulse width and the amplitude of a pulse. A switch(20) is operated with the pulse. An inductor(30) limits the slope of current and stores currents as magnetic energy when the switch is shorted. A power supply(40) supplies DC to the inductor. A DUT(Device Under Test) measures the reverse recovery time. A current probe(50) measures the current flowing in the DUT. An oscilloscope(60) measures the wavelength of the voltage converted by the current probe.

Abstract translation: 目的：提供用于测量高速功率半导体的反向恢复时间的精确测量装置，通过排除寄生元件来精确测量物体的反向恢复时间。 构成：发生器（10）应用可控脉冲宽度和脉冲幅度的两个连续脉冲。 开关（20）用脉冲操作。 当开关短路时，电感器（30）限制电流的斜率并将电流存储为磁能。 电源（40）将DC提供给电感器。 被测设备（被测设备）测量反向恢复时间。 电流探头（50）测量在DUT中流动的电流。 示波器（60）测量由电流探头转换的电压的波长。