公开(公告)号：KR100314659B1

公开(公告)日：2001-11-15

申请号：KR1019990051588

申请日：1999-11-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김기철 ,  김기재 ,  성종모 ,  최고봉

IPC: H04M11/00

Abstract: 본발명은조용한환경에서녹음된기존의음성데이터베이스를전화선을통과시켜, 전화음성으로변환하는전화음성데이터베이스자동구축장치및 방법에관한것이다. 본발명의전화음성데이터베이스자동구축장치는전화를걸고받아주며, 디지털음성신호와아날로그전화음성사이의신호변환및 음성파일의끝을알려주기위한특수톤을내보내는전화망정합부와; 상기전화망정합부로음성데이터베이스의음성파일을읽어필요한변환을하여출력하고, 상기전화망정합부에서출력하는전화선을통과한디지털전화음성을녹음하고전화음성파일을만들어전화음성데이터베이스를구축하는음성데이터베이스, 음성파일재생부, 호처리제어부, 전화음성파일녹음및 저장부, 전화음성데이터베이스및 시스템제어부를포함하는호스트로구성된다. 본발명은운용자및 음성을제공하는사용자없이전화음성데이터베이스를자동으로구축해줌으로써, 운용자및 사용자에게드는작업시간및 비용을절감하는동시에, 기존음성데이터와전화음성데이터간의인식성능을비교할수 있도록함으로써, 전화채널이인식성능에미치는영향을분석하고전화채널에최적화된음성인식기개발을가능하도록한다.

公开(公告)号：KR1020010055567A

公开(公告)日：2001-07-04

申请号：KR1019990056804

申请日：1999-12-11

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김기재 ,  김기철 ,  최고봉

IPC: H04L12/28

Abstract: PURPOSE: A method for automatically constructing a telephone voice database using an intelligent information supplying system is provided to automatically construct a large scale telephone voice database by using a telephone network and the intelligent information supplying system. Therefore, it is possible to reduce a voice data editing time. Also, it is possible to automatically extract a voice section to store the voice section as a voice file. CONSTITUTION: A subscriber A calls a subscriber B(S201). A telephone is connected to the subscribe B of a telephone voice database constructing device through a telephone office(S202). The device transmits an IAM(Initial Address Message) operation to an intelligent information system(S203), and constructs a communication path by connecting bearer channels of the subscriber A and the subscriber B(S204). The intelligent information supplying system delivers an ARI(Assist Request Instruction) operation to the device(S205). The device delivers a PRM(Prompt and Receive Message) operation to the intelligent information supplying system(S206), and delivers a corresponding voice file as a PA(Play Announcement) operation(S207). The intelligent information supplying system requests the telephone voice file for being recorded through a PRMp(Prompt and Receive Message Report) operation(S208). The device transmits the voice file. The intelligent information supplying system collects/records the voice file, and transmits the voice file as the PRMp operation(S209-S211).

Abstract translation: 目的：提供一种使用智能信息提供系统自动构建电话语音数据库的方法，通过使用电话网络和智能信息提供系统自动构建大型电话语音数据库。 因此，可以减少语音数据编辑时间。 此外，可以自动提取语音部分以将语音部分存储为语音文件。 构成：用户A呼叫用户B（S201）。 电话通过电话局连接到电话语音数据库构建装置的订阅B（S202）。 设备向智能信息系统发送IAM（初始地址消息）操作（S203），并通过连接用户A和用户B的承载信道构成通信路径（S204）。 智能信息提供系统向设备传送ARI（辅助请求指令）操作（S205）。 该设备向智能信息提供系统传送PRM（提示和接收消息）操作（S206），并将相应的语音文件作为PA（播放通知）操作传送（S207）。 智能信息提供系统通过PRMp（提示和接收消息报告）操作请求电话语音文件被记录（S208）。 设备发送语音文件。 智能信息提供系统收集/记录语音文件，并发送语音文件作为PRMp操作（S209-S211）。

公开(公告)号：KR1020060087657A

公开(公告)日：2006-08-03

申请号：KR1020050008429

申请日：2005-01-31

Applicant: 서울시립대학교 산학협력단 ,  한국전자통신연구원

Inventor： 양준석 ,  김기철

IPC: G06F17/14

CPC classification number: G06F12/0207 ,  G06F9/3867

Abstract: 본 발명은 전치 메모리와 셔플 메모리를 사용하여 효율적인 메모리 구조를 갖는 파이프라인 방식의 8192-point FFT프로세서에 관한 것이다. 기존의 파이프라인 방식의 FFT프로세서는 연산속도는 빠르나 요구되는 메모리의 크기가 크고 계산할 수 있는 FFT의 크기가 제한되는 단점이 있다. 제안된 구조에서는 전치 메모리와 셔플 메모리를 적절히 조합하여 파이프라인 방식의 8192-point FFT프로세서가 최소의 메모리를 사용하면서 데이터의 정체 없이 연속적으로 연산을 수행할 수 있도록 하였다. 따라서 본 발명에 따른 8192-point FFT프로세서는 최소한의 메모리를 가지면서 효율적인 파이프라인 방식의 FFT연산을 수행할 수 있다.
FFT, 파이프라인 방식, 전치 메모리, 셔플 메모리

公开(公告)号：KR100341399B1

公开(公告)日：2002-06-22

申请号：KR1020000004110

申请日：2000-01-28

Applicant: 한국전자통신연구원

Inventor： 오길남 ,  김기철 ,  김선호 ,  정영호 ,  박재홍

IPC: G06F17/14

Abstract: 본 발명은 고속퓨리에변환(FFT : Fast Fourier Transform) 프로세서에 효율적으로 이용되는 병렬 셔플메모리에 관한 것이다. 종래에는 크기가 다른 두 개의 FFT로 구성된 병렬 구조의 FFT 프로세서를 구현할 경우, 두 개의 FFT의 크기가 서로 다르므로 전치메모리를 이용할 수 없으며, 여러 개의 데이터가 동시에 입출력되어야 하므로 하나의 순차 셔플 메모리를 이용하면 하드웨어의 비용이 높아진다.
따라서, 본 발명의 셔플 메모리회로는, 입력단자로부터 입력되는 8 개의 입력데이터를 8 개의 서로 다른 메모리유닛에 저장하기 위한 입력경로를 결정하며, 상기 입력경로 상에서 데이터 충돌이 발생하지 않도록 상기 입력단자와 상기 메모리 유닛 사이를 연결하는 오메가 네트워크와; 상기 오메가 네트워크를 통해 입력되는 데이터를 저장하는 상기 8 개의 메모리 유닛; 상기 8 개의 메모리 유닛으로부터 각각 출력되는 8 개의 출력 데이터를 8 개의 서로 다른 출력단자로 출력하는 출력경로를 결정하며, 상기 출력경로 상에서 데이터의 충돌이 발생하지 않도록 상기 메모리 유닛과 출력단자 사이를 연결하는 역오메가 네트워크; 및 상기 8 개의 메모리 유닛에 주소를 공급하는 주소 발생기를 포함하여, 행(열) 우선순위로 입력되는 병렬 입력데이터를 열(행) 우선순위의 병렬 출력데이터로 변환하여 출력하도록 한다.

公开(公告)号：KR1020010076755A

公开(公告)日：2001-08-16

申请号：KR1020000004110

申请日：2000-01-28

Applicant: 한국전자통신연구원

Inventor： 오길남 ,  김기철 ,  김선호 ,  정영호 ,  박재홍

IPC: G06F17/14

Abstract: PURPOSE: A parallel shuffle memory circuit having a parallel input/output structure is provided to be used in an FFT(fast fourier transform) processor by solving an increase of hardwares being generated in embodying an FFT processor of a parallel structure constructed by two different sized FFT using a parallel shuffle memory having a parallel input/output structure. CONSTITUTION: An omega network(610) decides an input path for storing 'N' pieces input data being inputted from an input terminal to different 'N' piece memory units(630), and connects the input terminal to the memory units for preventing data from being collided in the input path. At least 'N' piece memory units(630) store data being inputted through the omega network(610). A reverse omega network(620) decides an output path for storing 'N' pieces output data being outputted from an output terminal to different 'N' piece output terminals, and connects the memory units(630) to the output terminals for preventing data from being collided in the output path. An address generator(640) supplies addresses to the 'N' piece memory units(630). Parallel input data being inputted as row(column) priority order is converted into parallel output data being inputted as column(row) priority order.

Abstract translation: 目的：提供一种具有并行输入/输出结构的并行混洗存储器电路，用于FFT（快速傅里叶变换）处理器中，通过解决在体现由两个不同大小构成的并行结构的FFT处理器中产生的硬件的增加 使用具有并行输入/输出结构的并行随机存储器进行FFT。 构成：Ω网络（610）决定用于将从输入端子输入的“N”个输入数据存储到不同的“N”个存储器单元（630）的输入路径，并且将输入端子连接到存储器单元以防止数据 不会在输入路径中相撞。 至少“N”个存储单元（630）存储通过ω网络（610）输入的数据。 反向ω网络（620）决定用于将从输出端子输出的“N”个输出数据存储到不同的“N”个输出端子的输出路径，并且将存储器单元（630）连接到输出端子，以防止数据 在输出路径中相撞。 地址发生器（640）将地址提供给“N”个存储单元（630）。 作为行（列）优先级顺序输入的并行输入数据被转换成作为列（行）优先顺序输入的并行输出数据。

公开(公告)号：KR1020000031963A

公开(公告)日：2000-06-05

申请号：KR1019980048235

申请日：1998-11-11

Applicant: 한국전자통신연구원

Inventor： 차진종 ,  김익균 ,  김기철

IPC: H04N19/42 ,  H04N19/625

CPC classification number: H04N19/42 ,  H04N19/625

Abstract: PURPOSE: A half-band sub band DCT/IDCT(discrete cosine transform/inverse discrete cosine transform) circuit using RAC(ROM and Accumulator in cascade) is provided to utilize the DCT having the same size in both of forward and backward directions, thereby enhancing the efficiency of hardware. CONSTITUTION: A half-band sub band DCT/IDCT circuit using RAC comprises a multiplexor(100), an SPC(serial-to-parallel converter; 200), three RACs(300), a butterfly unit(400) and a pre-memory(500). The multiplexor(100) selectively receives input and the output of the pre-memory(500). The SPC(200) consists of 8 resistors(201) and serially receives the image inputs from the multiplexor(100) to parallel output them. The RAC(300) receives parallel data from the SPC(200) to execute half-band sub band DCT. The butterfly unit(400) consists of 8 resistors(401) and one adder-subtracter(430) to execute a butterfly network function.

Abstract translation: 目的：提供使用RAC（级联的ROM和累加器）的半带子带DCT / IDCT（离散余弦变换/逆离散余弦变换）电路，以利用在前向和后向方向上具有相同尺寸的DCT，从而 提高硬件的效率。 使用RAC的半带子带DCT / IDCT电路包括多路复用器（100），SPC（串行到并行转换器; 200），三个RAC（300），蝶形单元（400） 存储器（500）。 多路复用器（100）有选择地接收预存储器（500）的输入和输出。 SPC（200）由8个电阻（201）组成，并串行接收来自多路复用器（100）的图像输入以并行输出。 RAC（300）从SPC（200）接收并行数据以执行半带子带DCT。 蝶形单元（400）由8个电阻（401）和一个加法器 - 减法器（430）组成，用于执行蝶形网络功能。

公开(公告)号：KR1019950022168A

公开(公告)日：1995-07-28

申请号：KR1019930029347

申请日：1993-12-23

Applicant: 한국전자통신연구원

Inventor： 최장식 ,  김기철 ,  민병기 ,  김성식

IPC: H03M7/00

Abstract: 본 발명은 신호처리 시스템에 사용되는 RAC(ROM and Accumulaotr in Cascade)의 회로에 관한 것이다. 본 발명은 신호처리 시스템에 사용되는 RAC의 회로에 있어서, 외부의 어드레스를 받아 대응하는 데이타를 각각 출력하는 두개의 RAM(21a,21b)과, 상기 두개의 ROM(21a,21b)에서 출력되는 데이타를 가산하는 제1덧셈기(22a)와, 상기 덧셈기(22a)의 출력값을 저장하는 제1레지스터(24)와, 상기 레지스터(24)의 출력값과 앞서 출력된 값을 가산하는 제2덧셈기(22b)와, 상기 제2덧셈기(22b)의 출력을 저장하되 이 저장값을 상기 제2덧셈기 (22b)로 제공된 상기 앞서 출력된 값으로 출력하는 제2레지스터(23)를 포함하는 것을 특징으로 하는 것이다.

公开(公告)号：KR1019950000386B1

公开(公告)日：1995-01-16

申请号：KR1019920026634

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 김기철 ,  민병기

IPC: G06F17/00

CPC classification number: G06F17/147

Abstract: The circuit needs the two input addresses of 4 ROMs when 8 point real time forward/reverse direction DCT (Discrete Cosine Transform) forms. The circuit includes the 1st RAC (ROM and Accumulator in Cascade) which processes DCT process in the 2n-2 input-ouput terminals, the 2nd RAC which has the 2n-1 input-ouput terminals, the path transfer means which transfers the information transfer path, and has the 2×1 multiplexer, the 1st selection means which has the 2n-2 2×1 multiplexers, and the 2nd selection means which has the 2n-1 2×1 multiplexers.

Abstract translation: 当8点实时正向/反向DCT（离散余弦变换）形成时，该电路需要4个ROM的两个输入地址。 该电路包括在2n-2输入输出端子中处理DCT处理的第一RAC（级联的ROM和累加器），具有2n-1个输入输出端子的第二RAC，传送信息传送的路径传送装置 并具有2×1多路复用器，具有2n-2×2×1复用器的第1选择单元和具有2n-1×2×1复用器的第2选择单元。