Abstract:
PURPOSE: A structure of a base station for high-speed real time packet transmission and a method for processing a node by using the same are provided to minimize the number of signal lines necessary for gateways and improve the transmission speed of nodes. CONSTITUTION: Routing control parts(311,321) control switches. Node processing parts(313-313N, 323-323N) receive a packet in accord with node address or transmit a packet in a transmission buffer of the own node to switch buses(312,322). The switch buses(312,322) match control signals or packets of the routing control parts(311,321) to the node processing parts(313-313N, 323-323N) and make packets transmit between the node processing parts(313-313N, 323-323N).
Abstract:
본 발명은 PCM 입출력 장치내에, 시험용 PCM 클럭 발생부를 포함하여, 별도의 장비없이 일반 전화기 등에 의해 상기 PCM 입출력 장치의 정상동작을 용이하게 확인할 수 있도록 하는 PCM 데이터 접속용 시험장치에 관한 것으로서, 펄스 코드 변조(PCM) 정합수단 및 시험용 PCM 클럭 발생부를 포함하는 PCM 입출력 장치와, 다수의 일반 전화기와, 상기 PCM 입출력 장치와 다수의 일반 전화기 사이에 연결되어, 상기 일반전화기에 의해 상기 PCM 입출력 장치의 동작 상태를 확인하도록 하는 가입자 보드 블록과, 상기 가입자 보드 블록을 제어하는 가입자 보드 제어부로 구성되는 것을 특징으로 한다.
Abstract:
본 발명은 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리 장치에 관한 것으로, 특히 내부의 상위프로세서가 고속으로 처리한 데이터를 외부의 PCM(Pulse Code Modulation) 경로에 실어주고, 이와반대로 상기의 상위프로세서가 상기 PCM 경로에서 수신된 데이터를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상기 상위프로세서의 기능을 분담할 뿐만 아니라 상기 PCM 경로로 통신 기능을 수행한다. 또한 중재프로세서는 상기 상위프로세서와 전용프로세서 사이의 통신 기능을 수행케 하고, 디버깅 등의 유지보수 기능을 위하여 중재프로세서와 전용프로세서는 비동기 직렬통신 프로토콜(EIA-232 보통 RS-232 라고 함)에 따라 각각 외부의 단말기(Dummy Terminal 또는 개인용 컴퓨터)와 통신하는 직렬통신경로(PCM 경로, EIA-232 와 같은 비동기식 직렬통신경로)의 다중채널 데이터 처리를 위한 병행처리장치에 관한 것이다.
Abstract:
본 발명은 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리 장치에 관한 것으로, 특히 내부의 상위프로세서가 고속으로 처리한 데이터를 외부의 PCM(Pulse Code Modulation) 경로에 실어주고, 이와반대로 상기의 상위프로세서가 상기 PCM 경로에서 수신된 데이터를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상기 상위프로세서의 기능을 분담할 뿐만 아니라 상기 PCM 경로로 통신 기능을 수행한다. 또한 중재프로세서는 상기 상위프로세서와 전용프로세서 사이의 통신 기능을 수행케 하고, 디버깅 등의 유지보수 기능을 위하여 중재프로세서와 전용프로세서는 비동기 직렬통신 프로토콜(EIA-232 보통 RS-232 라고 함)에 따라 각각 외부의 단말기(Dummy Terminal 또는 개인용 컴퓨터)와 통신하는 직렬통신경로(PCM 경로, EIA-232 와 같은 비동기식 직렬통신경로)의 다중채널 데이터 처리를 위한 병행처리장치에 관한 것이다.
Abstract:
본 발명은 CMS(CDMA Mobile System)의 기지국 제어장치(Base Station Controller)과와이동통신 교환기간의 정합을 위한이동통신 교환기의 기지국 제어장치 정합 서브 시스팀에 관한 것으로, CEPT 방식 PCM 중계선과 타 시스팀과의 정합 기능을 수행하는 디지털 중계선 정합장치(3)를 포함하여 구성된다. 이에 따라 본 발명은 이동 통신 교환기와 기지국 제어장치간 통신을 위하여 기존의 전전자 교환기에 서브시스팀의 용량증대를 위한 확장성을 증가시키고, 가장 경제적인 접속을 위한 서브 시스팀의 구현이 용이한 효과가 있다.
Abstract:
본 발명은 CMS(CDMA Mobile System)에서 기지국과 기지국 제어장치간의 비채널(non channelized) 패킷 전송을 위해, ITU-T에서 권고하여 이미 통신망에 적용되고 있는 E1 2048 Kbps 정합기술을 이용한 프로세서 데이타 통신장치에 관한 것이다. 본 발명은 프로세서 통신노드 제어장치, 프로세서 통신노드 정합장치, E1 링크 정합장치, 및 경보취합장치로 구성되며, 상기와 같은 본 발명은, CDMA 이동통신망에서 기지국과 기지국 제어장치간에 E1 링크를 이용하여 거리에 제한받지 않고 망을 구성할 수 있으며, 기존 전송로를 그대로 사용할 수 있는 장점이 있어 경제적인 망 구성이 가능하다는 효과가 있다.
Abstract:
본 발명은, 내부의 상위프로세서가 고속으로 처리한 데이타를 외부의 PCM 경로에 실어주고, 이와 반대로 상위프로세서가 PCM 경로에서 수신된 데이타를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상위 프로세서의 기능을 분담할 뿐맡 아니라 PCM 경로로 통신기능을 수행하며, 중재프로세서는 상위프로세서와 전용프로세서 사이의 통신기능을 수행케하는 PCM 경로의 다중채널 데이터 처리를 위한 병립처리구조에 관한 것이다. 본 발명은 기능수행의 부하는 매우 크지만 (30~40 mega-instructions per second) 각 기능끼리의 주고 받는 전송데이타가 상당히 적을 때 (8 Kbps 이하), 상기의 두 기능을 동시에 경제성 있게 구현하는 효과가 있다.
Abstract:
Provided is a method for frame scheduling performed by a wireless local area network terminal which transmits a frame in a wireless local area network system. The frame scheduling method according to the present invention comprises the steps of: adding a frame to be transmitted to a first step queue corresponding to the frame to be transmitted among multiple first step queues generated according to the receiver address and the traffic identifier (TID) of each reception station; deleting, by a first step scheduler, a first frame from a queue selected among the multiple first step queues, and transmitting the first frame to one queue among multiple second step queues; and transmitting, by a second step scheduler, the second frame of a queue selected from the multiple second step queues. [Reference numerals] (AA) First step scheduler;(BB) Observe/predict a channel state;(CC,DD,EE,FF) Second step scheduler;(GG) Transceiver