고속 실시간성 패킷 전송을 위한 기지국의 구조 및 이를 이용한 노드 처리 방법
    21.
    发明公开
    고속 실시간성 패킷 전송을 위한 기지국의 구조 및 이를 이용한 노드 처리 방법 无效
    高速实时分组传输的基站结构和使用该方法处理节点的方法

    公开(公告)号:KR1020010026644A

    公开(公告)日:2001-04-06

    申请号:KR1019990038045

    申请日:1999-09-08

    CPC classification number: H04W88/08 H04L49/10 H04L49/1507

    Abstract: PURPOSE: A structure of a base station for high-speed real time packet transmission and a method for processing a node by using the same are provided to minimize the number of signal lines necessary for gateways and improve the transmission speed of nodes. CONSTITUTION: Routing control parts(311,321) control switches. Node processing parts(313-313N, 323-323N) receive a packet in accord with node address or transmit a packet in a transmission buffer of the own node to switch buses(312,322). The switch buses(312,322) match control signals or packets of the routing control parts(311,321) to the node processing parts(313-313N, 323-323N) and make packets transmit between the node processing parts(313-313N, 323-323N).

    Abstract translation: 目的:提供用于高速实时分组传输的基站的结构以及通过使用该方法来处理节点的方法,以使网关所需的信号线数量最小化并提高节点的传输速度。 规定:路由控制部件(311,321)控制开关。 节点处理部分(313-313N,323-323N)根据节点地址接收分组,或者在本节点的发送缓冲器中发送分组以切换总线(312,322)。 交换机总线(312,322)将路由控制部分(311,321)的控制信号或分组与节点处理部分(313-313N,323-323N)匹配,并使分组在节点处理部分(313-313N,323-323N )。

    피씨엠 데이터 접속용 시험장치
    22.
    发明授权
    피씨엠 데이터 접속용 시험장치 失效
    用于访问PCM数据的测试

    公开(公告)号:KR100205049B1

    公开(公告)日:1999-06-15

    申请号:KR1019950053611

    申请日:1995-12-21

    Inventor: 류득수 박남진

    Abstract: 본 발명은 PCM 입출력 장치내에, 시험용 PCM 클럭 발생부를 포함하여, 별도의 장비없이 일반 전화기 등에 의해 상기 PCM 입출력 장치의 정상동작을 용이하게 확인할 수 있도록 하는 PCM 데이터 접속용 시험장치에 관한 것으로서, 펄스 코드 변조(PCM) 정합수단 및 시험용 PCM 클럭 발생부를 포함하는 PCM 입출력 장치와, 다수의 일반 전화기와, 상기 PCM 입출력 장치와 다수의 일반 전화기 사이에 연결되어, 상기 일반전화기에 의해 상기 PCM 입출력 장치의 동작 상태를 확인하도록 하는 가입자 보드 블록과, 상기 가입자 보드 블록을 제어하는 가입자 보드 제어부로 구성되는 것을 특징으로 한다.

    직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치
    23.
    发明授权
    직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치 失效
    并行处理装置,用于串行通信路径的多通道数据处理

    公开(公告)号:KR100162767B1

    公开(公告)日:1999-01-15

    申请号:KR1019950053614

    申请日:1995-12-21

    Abstract: 본 발명은 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리 장치에 관한 것으로, 특히 내부의 상위프로세서가 고속으로 처리한 데이터를 외부의 PCM(Pulse Code Modulation) 경로에 실어주고, 이와반대로 상기의 상위프로세서가 상기 PCM 경로에서 수신된 데이터를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상기 상위프로세서의 기능을 분담할 뿐만 아니라 상기 PCM 경로로 통신 기능을 수행한다. 또한 중재프로세서는 상기 상위프로세서와 전용프로세서 사이의 통신 기능을 수행케 하고, 디버깅 등의 유지보수 기능을 위하여 중재프로세서와 전용프로세서는 비동기 직렬통신 프로토콜(EIA-232 보통 RS-232 라고 함)에 따라 각각 외부의 단말기(Dummy Terminal 또는 개인용 컴퓨터)와 통신하는 직렬통신경로(PCM 경로, EIA-232 와 같은 비동기식 직렬통신경로)의 다중채널 데이터 처리를 위한 병행처리장치에 관한 것이다.

    직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치

    公开(公告)号:KR1019970049673A

    公开(公告)日:1997-07-29

    申请号:KR1019950053614

    申请日:1995-12-21

    Abstract: 본 발명은 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리 장치에 관한 것으로, 특히 내부의 상위프로세서가 고속으로 처리한 데이터를 외부의 PCM(Pulse Code Modulation) 경로에 실어주고, 이와반대로 상기의 상위프로세서가 상기 PCM 경로에서 수신된 데이터를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상기 상위프로세서의 기능을 분담할 뿐만 아니라 상기 PCM 경로로 통신 기능을 수행한다. 또한 중재프로세서는 상기 상위프로세서와 전용프로세서 사이의 통신 기능을 수행케 하고, 디버깅 등의 유지보수 기능을 위하여 중재프로세서와 전용프로세서는 비동기 직렬통신 프로토콜(EIA-232 보통 RS-232 라고 함)에 따라 각각 외부의 단말기(Dummy Terminal 또는 개인용 컴퓨터)와 통신하는 직렬통신경로(PCM 경로, EIA-232 와 같은 비동기식 직렬통신경로)의 다중채널 데이터 처리를 위한 병행처리장치에 관한 것이다.

    이동통신 교환기의 기지국 제어장치 정합 서브 시스팀

    公开(公告)号:KR1019960028634A

    公开(公告)日:1996-07-22

    申请号:KR1019940036022

    申请日:1994-12-22

    Abstract: 본 발명은 CMS(CDMA Mobile System)의 기지국 제어장치(Base Station Controller)과와이동통신 교환기간의 정합을 위한이동통신 교환기의 기지국 제어장치 정합 서브 시스팀에 관한 것으로, CEPT 방식 PCM 중계선과 타 시스팀과의 정합 기능을 수행하는 디지털 중계선 정합장치(3)를 포함하여 구성된다. 이에 따라 본 발명은 이동 통신 교환기와 기지국 제어장치간 통신을 위하여 기존의 전전자 교환기에 서브시스팀의 용량증대를 위한 확장성을 증가시키고, 가장 경제적인 접속을 위한 서브 시스팀의 구현이 용이한 효과가 있다.

    피.씨.엠 경로의 다중채널 데이타 병행 처리장치(Multichannel Data Concurrent Processing Apparatus in PCM system)
    29.
    发明公开

    公开(公告)号:KR1019960025101A

    公开(公告)日:1996-07-20

    申请号:KR1019940036357

    申请日:1994-12-23

    Abstract: 본 발명은, 내부의 상위프로세서가 고속으로 처리한 데이타를 외부의 PCM 경로에 실어주고, 이와 반대로 상위프로세서가 PCM 경로에서 수신된 데이타를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상위 프로세서의 기능을 분담할 뿐맡 아니라 PCM 경로로 통신기능을 수행하며, 중재프로세서는 상위프로세서와 전용프로세서 사이의 통신기능을 수행케하는 PCM 경로의 다중채널 데이터 처리를 위한 병립처리구조에 관한 것이다.
    본 발명은 기능수행의 부하는 매우 크지만 (30~40 mega-instructions per second) 각 기능끼리의 주고 받는 전송데이타가 상당히 적을 때 (8 Kbps 이하), 상기의 두 기능을 동시에 경제성 있게 구현하는 효과가 있다.

    무선랜 시스템에서의 프레임 스케쥴링 방법 및 장치
    30.
    发明公开
    무선랜 시스템에서의 프레임 스케쥴링 방법 및 장치 有权
    无线局域网系统中帧调度的方法与装置

    公开(公告)号:KR1020130139660A

    公开(公告)日:2013-12-23

    申请号:KR1020120063319

    申请日:2012-06-13

    CPC classification number: H04W72/12 H04W74/0816 H04W84/12 H04W72/1226

    Abstract: Provided is a method for frame scheduling performed by a wireless local area network terminal which transmits a frame in a wireless local area network system. The frame scheduling method according to the present invention comprises the steps of: adding a frame to be transmitted to a first step queue corresponding to the frame to be transmitted among multiple first step queues generated according to the receiver address and the traffic identifier (TID) of each reception station; deleting, by a first step scheduler, a first frame from a queue selected among the multiple first step queues, and transmitting the first frame to one queue among multiple second step queues; and transmitting, by a second step scheduler, the second frame of a queue selected from the multiple second step queues. [Reference numerals] (AA) First step scheduler;(BB) Observe/predict a channel state;(CC,DD,EE,FF) Second step scheduler;(GG) Transceiver

    Abstract translation: 提供了一种由无线局域网系统中发送帧的无线局域网终端进行帧调度的方法。 根据本发明的帧调度方法包括以下步骤:将根据接收机地址和业务标识符(TID)生成的多个第一步骤队列中要发送的帧所对应的第一步骤队列相加, 每个接待台; 通过第一步骤调度器从在多个第一步骤队列中选择的队列中删除第一帧,并且在多个第二步骤队列中将第一帧发送到一个队列; 以及通过第二步骤调度器发送从所述多个第二步骤队列中选择的队列的第二帧。 (AA)第一步调度程序;(BB)观察/预测通道状态;(CC,DD,EE,FF)第二步调度程序;(GG)收发器

Patent Agency Ranking