-
公开(公告)号：KR1020010010279A
公开(公告)日：2001-02-05
申请号：KR1019990029078
申请日：1999-07-19
Applicant: 한국전자통신연구원
IPC: H04B1/7077
CPC classification number: H04B1/7077 , H04B1/70735 , H04B7/2628 , H04J13/0022
Abstract: PURPOSE: A structure of a synchronous wide band CDMA for wireless packet communication is provided to be applicable to packet communication as well as circuit communication with improving demodulation efficiency of a receiver. CONSTITUTION: An IF band pass filter(102) filters only wide band including information in the output signals of a mixer(101). A QPSK demodulator(103) receives the signal outputted from the IF band pass filter(102) for generating carrier wave signal having same phase and orthogonal phase on the basis of the first IF clock signal generated in a PLL block(105), and separates I channel and Q channel by using the carrier wave signal. An A/D converter(104) converts an analog base band signal into a digital sample. The PLL block(105) generates a master clock which becomes a clock source for operation of a modem. A TCXO(Temperature Controlled Crystal Oscillator)(106) supplies a reference clock to the PLL block(105) and varies the reference clock according to the output value of a low pass filter(107). A match filter block(108) receives a digital sample and calculates an energy by chip units, and compares the calculated energy with an inner set energy. A synchronous code tracking block(109) receives a digital sample, detects a timing error by chip unit, and controls timing by sub-chip units for meeting code synchronization and generating a PN chip clock. A channel phase and frequency error tracking block(110) separates only a pilot signal from the received signal and calculates amplitude and composition of the channel. A synchronous demodulating block(11) demodulates the QPSK modulated signal by traffic channels for restoring a symbol.
Abstract translation: 目的：提供用于无线分组通信的同步宽带CDMA的结构，以适应于具有提高接收机的解调效率的分组通信以及电路通信。 构成：IF带通滤波器（102）仅滤波宽带，包括混频器（101）的输出信号中的信息。 QPSK解调器（103）根据在PLL块（105）中产生的第一IF时钟信号接收从IF带通滤波器（102）输出的信号，用于产生具有相同相位和正交相位的载波信号，并分离 I通道和Q通道使用载波信号。 A / D转换器（104）将模拟基带信号转换成数字样本。 PLL块（105）产生主时钟，其成为用于调制解调器操作的时钟源。 TCXO（温度控制晶体振荡器）（106）将参考时钟提供给PLL块（105），并根据低通滤波器（107）的输出值改变参考时钟。 匹配滤波器块（108）接收数字采样并且计算每个芯片单位的能量，并将计算的能量与内部设定能量进行比较。 同步码跟踪块（109）接收数字采样，通过芯片单元检测定时误差，并通过子芯片单元控制定时以满足代码同步并产生PN码片时钟。 频道相位和频率误差跟踪块（110）仅分离来自接收信号的导频信号，并计算频道的幅度和组成。 同步解调块（11）通过用于恢复符号的业务信道对QPSK调制信号进行解调。
-
公开(公告)号：KR1019990052563A
公开(公告)日：1999-07-15
申请号：KR1019970072056
申请日：1997-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 코드분할 다중접속(Code Division Multiple Access ;CDMA) 이동통신용 송신기 시스템의 구조에 관한 것이다.
코드분할 다중접속 방식의 통신 시스템을 개발하기 위한 시험용 시스템은 아직 개발되지 않고 있으며, 통신 시스템을 설계하기 위하여 설계 변수들을 변경하면서 성능을 분석할 수 있는, 구조 변경이 가능한 송신기의 개발이 필요하다.
따라서, 본 발명에서는 송신기의 채널 코딩은 디지털 신호 처리(Digital Signal Process ;DSP) 칩을 이용하여 구현하고 확산 부분은 프로그램 가능 논리 소자(Programmable Logic Device ;PLD)를 이용하여 구현하므로써 통신 시스템 설계시 구조를 변경하면서 성능을 분석할 수 있는 코드분할 다중접속 이동통신용 송신기 시스템의 구조가 제시된다.-
公开(公告)号：KR1019990047330A
公开(公告)日：1999-07-05
申请号：KR1019970065687
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H04B1/707
Abstract: 본 발명은 코드분할 다중접속(Code Division Multiple Access ;CDMA) 이동통신 시스템에서 신호 복조를 위한 코드 추적 방법 및 장치에 관한 것이다.
CDMA 이동통신 시스템에서 복조기는 코드 획득(code acquisition) 부분과 코드 추적 부분(code tracking)으로 구성된다. 코드 획득 부분에서는 신호의 복조를 위해 대략적인 동기를 맞추고 이후, 코드 추적 부분에서 계속적으로 신호를 미세하게 추적한다. 코드 추적기는 시간 추적기와 역확산기로 구성되는데, 종래의 복조기는 여러 개의 시간 추적기를 갖고 있어서 각각의 경로에 대해서 신호를 추적하게 된다. 이에 따라 회로가 복잡해지고 코드 추적을 위해 많은 시간이 소요되는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 하나의 시간 추적기를 갖는 복조기를 구현하고 여기에 코드 획득 부분에서 얻은 PN 옵셋 값 중 최대 옵셋 값에 해당하는 시간만을 시간 추적기에 입력하므로써 회로를 간단하게 하고 코드 추적에 필요한 시간을 감소시킬 수 있는 코드분할 다중접속 이동통신 시스템에서의 신호 복조를 위한 코드 추적 방법 및 장치가 제시된다.-
公开(公告)号：KR100199000B1
公开(公告)日：1999-06-15
申请号：KR1019960061022
申请日：1996-12-02
Applicant: 한국전자통신연구원
IPC: H03K3/013
Abstract: 본 발명은 PN 코드동기용 디지털 PN 코드 발생기에 관한 것이다. 그 목적은 PN 코드 동기회로의 핵심기능인 VCO가 양자화된 위상 에러값에 따라 위상이 제어되는 PN 코드클럭을 생성하여, 위상 에러값을 변화시킴으로써 PN 코드 획득과 추적에 공통으로 사용할 수 있으며 코드획득에서 코드 추적모드로 전환할 때에도 위상을 쉽게 제어할 수 있도록 하는 데에 있다. 그 구성은 MOD N×M 분주수단과, 시작펄스 생성수단과, 지연수단 및 MUX 코드 수단으로 구성되어 있다.
MOD N×M 분주수단은 마스터 클럭을 주기로 반복적으로 계수하여 분자된 PN 코드 클럭과 분주된 심볼 클럭을 생성하며 리셋펄스에 의해 리셋된다. 시작펄스 생성수단은 MOD N×M 분주수단의 출륵신호의 값에 따라 마스터 클럭의 한 주기에 해당하는 구동펄스를 생성한다. 지연수단은 마스터클럭으로 구동펄스를 한 클럭 단위로 지연시면서 각 탭마다 지연펄스를 출력하는 하나 이상의 탭이 달려 있다. MUX 코드 수단은 양자화된 위상에러값에 따라서 지연펄스들 중 1개의 펄스를 선택하여 리셋펄스로서 MOD N×M 분주수단으로 출력한다. 그래서, 양자화된 위상 에러값에 따라 PN 코드 츨럭의 위상을 제어하여 위상 에러값을 변화시킴으로써 클럭의 듀티를 유지하면서 PN 코드 클럭을 얻는다.-
公开(公告)号：KR1019990001577A
公开(公告)日：1999-01-15
申请号：KR1019970024951
申请日：1997-06-16
Applicant: 한국전자통신연구원
Abstract: 본 발명은 고속 데이터 전송율을 갖는 데이터 서비스를 위한 단일 콘케티네이티드 부호기를 이용한 통신 장치 및 이를 이용한 통신 방법에 관한 것으로서, 길쌈 부호기와 리드-솔로몬 부호기의 결합으로 이루어진 콘케티네이티드 부호기를 이용하여 무선통신채널에서 데이터 서비스를 제공하는데 있어 아주 낮은 신호대 잡음비에서 통신이 이루어지도록 하고, 다양한 데이터 전송율을 갖는 IMT2000/FPLMTS와 같은 경우 데이터 전송율이 증가해도 동일한 콘케티네이티드 부호기를 이용하여 통신함으로써, 길쌈 부호기를 사용한 경우 보다 낮은 신호대 잡음비에 통신 품질을 유지할 수 있으므로 용량 저하를 가져오지 않고, 가변 데이터 전송율인 경우와 데이터 전송율이 증가하는 시스템에서 동일한 콘케티네이티드 부호기 및 복호기를 사용함으로써, 추가적 인 콘케티네이티드 부호기 및 복호기를 구성할 필요가 없으므로 시스템이 간단하고, 궁극적으로 기지국 및 단말기의 하드웨어를 간단하게 구성할 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR100155334B1
公开(公告)日：1998-11-16
申请号：KR1019950054546
申请日：1995-12-22
Applicant: 한국전자통신연구원
Inventor： 박항구 , 신동관 , 이정구 , 이동욱 , 방승찬 , 박형래 , 김진업 , 김선영 , 오현서 , 강법주 , 김성락 , 송평중 , 이헌 , 한기철 , 이혁재 , 한영남
IPC: H04J13/12
Abstract: 본 발명은 개인휴대통신시스템의 광대역 CDMA 무선접속장치에 관한 것으로서, 음성코딩방식을 가변율 CELP를 사용하면서 시그널링 정보가 있을때만 시그널링 정보를 전송하는 시그널링 액티비티(Activity)와 통화 채널의 트래픽이 있을때만 파일럿을 전송하는 버스트 파일럿 개념을 적용하여 채널용량을 증가시켰으며, 하다마드 코드쌍(Hadamard Code Pair) 개념을 사용하며 최대 전송속도가 64kbps까지 제공되는 1.8GHz~2GHz 대역의 개인휴대통신시스템의 광대역 CDMA 무선접속장치를 제공하기 위한 것이다.
-
27.发明授权
公开(公告)号：KR1019970009749B1
公开(公告)日：1997-06-18
申请号：KR1019940032094
申请日：1994-11-30
Applicant: 한국전자통신연구원
IPC: G06F9/46
Abstract: An interrupt signal generating circuit which samples a clock in synchronism with a data enable signal of a mobile station in a CDMA system is disclosed. In the circuit, A clock signal generator generates a clock signal in synchronism with a data enable signal from a mobile station in a CDMA system. A pulse generator counts the data enable signal in an active state and generates a predetermined pulse when the data enable signal finishes the active state. A pulse width modulator delays the predetermined pulse for a predetermined time and controls the width of the pulse.
Abstract translation: 公开了一种与CDMA系统中的移动台的数据使能信号同步地对时钟进行采样的中断信号发生电路。 在电路中，时钟信号发生器与来自CDMA系统中的移动台的数据使能信号同步地产生时钟信号。 脉冲发生器在有效状态下对数据使能信号进行计数，并且当数据使能信号完成激活状态时产生预定脉冲。 脉冲宽度调制器将预定脉冲延迟预定时间并控制脉冲的宽度。
-
-
公开(公告)号：KR1019950004751A
公开(公告)日：1995-02-18
申请号：KR1019930014784
申请日：1993-07-30
Applicant: 한국전자통신연구원
IPC: H03K19/21
Abstract: 본 발명은 난수 생성용 조합 논리회로에 관한 것으로, 입력 클럭펄스에 따라 출력값의 비선형성을 증가시키기 위한 값인 입력신호(D0,D1,D2)를 각각 입력하여 레지스터 출력값(A0,A1,A2)을 출력하는 제1 내지 제3 MLSR(Maximum Lengh Shift Register)(23 내지 25), 칩인에이블신호와 쓰기인에이블신호와 읽기 인에이블신호를 출력하고, 데이타와 어드레스 신호를 발생하여 쓰기/읽기를 가능하게 하는 CPU(22), 비선형 난수생성용 수열의 예측값이 저장되어 있으며 상기 CPU(22)의 쓰기/읽기인에이블 신호의 액티브 로우에 따라 쓰기/읽기 가능하게 되고 상기 제1내지 제3 MLSR(23 내지 25)로 부터의 출력값(A0,A1,A2)을 상기 CPU(22)로부터의 어드레스 값과 함께 입력하여 어드레스 신호에 의한 어드레스 동작에 의해 난수 생성용수열(KS)을 생성하는 SRAM(21)을 구비하는 것을 특징으로 한다 .
-
-
-
-
-
-
-
-
-
Search Results
192
records
(took 0.024 seconds)
