-
公开(公告)号：KR100943214B1
公开(公告)日：2010-02-18
申请号：KR1020070055466
申请日：2007-06-07
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 오디오 복호화 장치(디코더)의 각각의 기능 블록 간(예를 들면, 비트스트림 파서와 필터뱅크, 필터뱅크와 PCM 데이터 버퍼 등)에 독립적인 제어 프로토콜을 이용하여 데이터 전달을 수행함으로써, 모든 기능 블록들이 거의 동시에(Concurrently) 동작하게 되고, 이로 인하여 하드웨어 자원을 매우 효율적으로 사용할 수 있으며 또한 오디오 복호화 장치의 동작 주파수를 낮출 수 있어 전력 소비량을 절감시킬 수 있는, 프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 프로세스 간 통신을 이용한 오디오 복호화 장치에 있어서, 입력 오디오 신호를 파싱하여 저장하며, 제1제어신호에 의거하여 상기 파싱된 오디오 신호를 출력하는 파싱 수단과, 상기 파싱된 오디오 신호를 수신하여 서브밴드 샘플 데이터를 생성하여 출력하는 서브밴드 샘플 데이터 생성 수단과, 상기 서브밴드 샘플 데이터를 저장하며, 제2제어신호에 의거하여 상기 저장된 서브밴드 샘플 데이터를 출력하며, 상기 서브밴드 샘플 데이터 출력 시 상기 파싱된 오디오 신호의 출력을 요구하는 상기 제1제어신호를 생성하는 필터 버퍼 수단과, 상기 필터 버퍼 수단으로부터 출력된 상기 서브밴드 샘플 데이터를 PCM 데이터로 변환하는 필터 코어 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 오디오 복호화 장치 등에 이용됨.
오디오 디코더, 프로세스 간 통신, 블록 간 통신, 서브밴드 샘플 데이터, PCM 데이터-
公开(公告)号：KR100864858B1
公开(公告)日：2008-10-23
申请号：KR1020070085123
申请日：2007-08-23
Applicant: 한국전자통신연구원
IPC: H04N5/04
Abstract: 본 발명은 지상파 디지털 멀티미디어 방송(Terrestrial-DMB) 수신 시스템에서 수신 신호에 대한 동기 장치 및 그 방법과, 이를 이용한 수신 장치에 관한 것으로, 전송 모드를 검출하고, 프레임의 초기 시작점을 검출하기 위한 전송 모드 및 프레임 시작점 검출수단; 상기 검출된 프레임의 초기 시작점을 시작으로 하여 일정 심볼마다 수신된 신호의 주파수 옵셋을 미세 보정하고, 미세 시간 동기가 수행된 이후에는 상기 미세 시간 동기 결과를 이용해 수신 신호의 주파수 옵셋을 미세 보정하는 소수배 에러 보상수단; 수신 신호에 대한 주파수 옵셋을 보정하는 정수배 에러 보상수단; 및 상기 소수배 에러 보상수단과 상기 정수배 에러 보상수단에 의해 주파수 옵셋이 보정된 수신 신호에 대해 채널 임펄스 응답을 측정하여 수신 신호의 시간적 오차를 보정하는 미세 시간동기수단을 포함한다.
지상파, DMB, 디지털, 방송, 수신, 동기, 시간, 주파수, 옵셋-
公开(公告)号：KR100797078B1
公开(公告)日：2008-01-23
申请号：KR1020060087451
申请日：2006-09-11
Applicant: 한국전자통신연구원
Abstract: 본 발명은 T-DMB (Terrestrial-DMB)와 같이 EUREKA-147 표준을 따르는 송수신 시스템에서 TII(Transmitter Identification Information) 정보를 검출하기 위한 새로운 알고리즘에 관한 것이다.
본 발명의 TII 디코더는, 입력 신호의 크기(magnitude)를 모니터링하는 크기(magnitude) 획득부; 입력 신호의 위상을 모니터링하는 위상 획득부; 상기 크기 신호 및 위상 신호로부터 TII 펄스의 입력을 판단하기 위한 TII 펄스 판단부; 및 다수개의 TII 펄스의 시간 지연이 동일한가 여부, 및 상기 다수개의 TII 펄스로 이루어지는 TII 패턴의 반복 여부를 검사하기 위한 일관성 체크부를 포함한다.
또한, 본 발명의 TII 디코딩 방법은, 입력 신호의 크기(magnitude) 및 위상을 모니터링하는 단계; 입력 신호의 크기가 소정의 피크문턱값보다 크면, 피크로 판단하는 단계; 상기 피크들 중 연속되는 2개의 피크의 위상을 비교하여, 위상이 동일하면 TII 단위 펄스의 발생으로 판단하는 단계; 다수개의 TII 펄스의 시간지연이 동일한가 여부를 검사하는 단계; 상기 다수개의 TII 펄스로 이루어지는 TII 패턴이 소정 회수 반복되는가를 검사하는 단계; 및 확인된 TII 패턴을 출력하는 단계를 포함한다.
본 발명의 알고리즘은 Fully Hardwired Logic으로 구성할 수 있고 또한 수신 심볼을 저장할 필요 없이 Real Time으로 TII 패턴의 검출이 가능하여 메모리 소자가 필요 없어 기존 DSP 방식에 비하여 매우 적은 하드웨어 크기를 가지는 장점이 있다.
TII, Eureka-147, DAB, TDMB-
公开(公告)号：KR1020070061294A
公开(公告)日：2007-06-13
申请号：KR1020060087451
申请日：2006-09-11
Applicant: 한국전자통신연구원
CPC classification number: H04N21/4353 , H04H2201/11 , H04N21/4425
Abstract: A TII(Transmitter Identification Information) decoder and a decoding method are provided to stably detect TII(Transmitter Identification Information) included in a null period of a transmission frame and automatically control an identification threshold level of a signal magnitude of a reception symbol, required to discriminate an effective TII signal pattern from noise in a demodulated symbol to maintain an optimized operating state all the time. A TII decoder includes a magnitude acquisition unit(310), a phase acquisition unit(320), a TII pulse judgment unit(330), and a consistency checking unit(340). The magnitude acquisition unit monitors the magnitude of an input signal. The phase acquisition unit monitors the phase of the input signal. The TII pulse judgment unit determines input of TII pulses from the magnitude signal and the phase signal respectively obtained by the magnitude acquisition unit and the phase acquisition unit. The consistency checking unit checks whether a plurality of TII pulses has the same time delay and/or whether a TII pattern composed of the plurality of TII pulses is repeated.
Abstract translation: 提供TII（发送器识别信息）解码器和解码方法以稳定地检测包括在传输帧的零周期中的TII（发送器识别信息），并且自动控制接收符号的信号幅度的识别阈值电平， 将有效TII信号模式与解调符号中的噪声区分开来，以始终保持优化的操作状态。 TII解码器包括幅度获取单元（310），相位获取单元（320），TII脉冲判断单元（330）和一致性检查单元（340）。 幅度获取单元监视输入信号的幅度。 相位获取单元监视输入信号的相位。 TII脉冲判断单元从由幅度获取单元和相位获取单元分别获得的幅度信号和相位信号确定TII脉冲的输入。 一致性检查单元检查多个TII脉冲是否具有相同的时间延迟和/或是否重复由多个TII脉冲组成的TII图案。
-
Patent Agency Ranking
公开(公告)号：KR1020040054409A
公开(公告)日：2004-06-25
申请号：KR1020020081444
申请日：2002-12-18
Applicant: 한국전자통신연구원
IPC: H04J11/00
CPC classification number: H04L27/2657 , H04L27/2676
Abstract: PURPOSE: A frequency offset compensation unit for predicting a variation and a compensating method thereof are provided to minimize power consumption of frequency offset compensation blocks by minimizing a remaining offset accumulation to symbols between estimation periods. CONSTITUTION: An offset estimation unit(510) receives a signal from a communication system according to an estimation period and an estimation algorithm and estimates a normalized frequency offset to a sub-carrier. A feedback controller(511) outputs a compensation value by considering the variation of the frequency offset according to the estimated offset value, the estimation period, and the delay time. An offset compensation signal output unit outputs an offset compensation signal including a sine wave and a cosine wave by using the compensation value of the feedback controller(511). A PLL is used for shifting a phase of an input signal by corresponding offset in order to correct the phase of the input signal to a symbol.
Abstract translation: 目的：提供一种用于预测变化及其补偿方法的频率偏移补偿单元，以通过最小化在估计周期之间的符号的剩余偏移累积来最小化频偏补偿块的功率消耗。 构成：偏移估计单元（510）根据估计周期和估计算法接收来自通信系统的信号，并估计到子载波的归一化频率偏移。 反馈控制器（511）通过根据估计的偏移值，估计周期和延迟时间考虑频率偏移的变化来输出补偿值。 偏移补偿信号输出单元通过使用反馈控制器（511）的补偿值来输出包括正弦波和余弦波的偏移补偿信号。 PLL用于将输入信号的相位移位相应的偏移量，以将输入信号的相位校正为符号。
-
公开(公告)号：KR1020160014480A
公开(公告)日：2016-02-11
申请号：KR1020140096777
申请日：2014-07-29
Applicant: 한국전자통신연구원
CPC classification number: H04L12/40 , H04L25/4921
Abstract: 본발명의실시예에따르면, 통신장치가제공된다. 상기통신장치는, 데이터를변조하여, 제1 데이터심볼을생성한다. 상기통신장치는, 서로직교(orthogonal)하는다수의신호파형중에서할당받은제1 신호파형과상기제1 데이터심볼을이용해제1 신호를생성한다. 그리고상기통신장치는, 상기제1 신호를다른통신장치와연결된시리얼(serial) 선로로출력한다.
Abstract translation: 根据本发明的实施例，提供了一种通信设备。 通信设备：通过调制数据产生第一数据符号; 通过使用从彼此正交的多个信号波形分配的第一信号波形和第一数据符号来产生第一信号; 并将第一信号输出到连接到其他通信设备的串行线路。
-
公开(公告)号：KR1020080107562A
公开(公告)日：2008-12-11
申请号：KR1020070055466
申请日：2007-06-07
Applicant: 한국전자통신연구원
Abstract: An audio decoding device using communications between processes and a method thereof are provided to reduce power consumption and operation frequency of audio decode by transmitting data by using individual control protocol between each function block of a decoder. An audio decoding device(10) uses the communications between processes. A parsing unit(12) parses an audio bit stream and outputs a necessary data bit to produce sub band sample data according to the request of a PCM data generating unit. A sub band sample data generating unit(13) generates sub band sample data by using data bit outputted from the parsing unit. A PCM data forming unit(15) requests the parsing unit and stores necessary sub band sample data in the production of next PCM data.
Abstract translation: 提供了一种使用处理之间的通信的音频解码装置及其方法，以通过在解码器的每个功能块之间使用单独的控制协议来发送数据来减少音频解码的功耗和操作频率。 音频解码装置（10）使用进程之间的通信。 解析单元（12）根据PCM数据生成单元的请求解析音频位流并输出必要的数据位以产生子带采样数据。 子带采样数据生成单元（13）通过使用从解析单元输出的数据位来生成子带采样数据。 PCM数据形成单元（15）在生成下一个PCM数据时请求解析单元并存储必要的子带采样数据。
-
公开(公告)号：KR1020050060306A
公开(公告)日：2005-06-22
申请号：KR1020030091893
申请日：2003-12-16
Applicant: 한국전자통신연구원
IPC: H04J11/00
CPC classification number: H04L27/2691 , H04L25/03006 , H04L27/265 , H04L27/2662 , H04L27/2695
Abstract: 다중 경로 간섭에 의한 영향을 줄인 직교 주파수 분할 다중화 방식(OFDM) 수신 방법을 제시한다. 본 발명의 일 관점에 의한 수신 방법은, 수신된 신호의 동기화를 구현함에 있어 수신된 데이터로부터 계산된 제1타이밍 옵셋(timing offset)을 이용하여 고속 푸리에 변환(FFT)할 입력 데이터를 선정한다. 수신된 데이터 중 수신단에서 미리 알고 있는 데이터를 이용하여 채널 전달 함수를 구하고 이를 IFFT하여 지연 확산 스펙트럼을 구한다. 지연 확산 스펙트럼으로부터 신호의 송수신 중에 발생된 다중 경로 간섭(ISI)에 의한 영향이 배제된 범위(D
avglen )를 구하고, 이 범위 내로 제1타이밍 옵셋을 시프트(shift)시킬 시프트 값(F
S )을 설정한다. 이로부터 새로운 제2타이밍 옵셋 값을 구한다. 제2타이밍 옵셋 값을 이용하여 수신된 신호를 동기화하여 FFT할 입력 데이터로 재선정하고, 역 다중화하고 복조 및 복호한다.-
公开(公告)号：KR100445915B1
公开(公告)日：2004-08-25
申请号：KR1020020003708
申请日：2002-01-22
Applicant: 한국전자통신연구원
IPC: G06F13/28
Abstract: PURPOSE: A memory system controlling system and method is provided to perform a read/write operation at a memory device by increasing the number of a system clock so that it can reduce the number of the memory devices without lowering a bandwidth of a system bus and a system performance. CONSTITUTION: The system comprises a control register(320), a data separation/integration module(330), a clock number increasing device(350), and a burst memory control engine(340). The control register(320) stores data necessary for a control operation. The data separation/integration module(330), installed between a system bus and the burst memory device(310), separates one data from the system bus, increases the separated data, and transmits the increased data to the burst memory device(310) in a case of a write operation mode. The data separation/integration module(330) takes the increased data from the burst memory device(310), integrates the increased data into one data, and transmits the integrated data to the system bus in a case of a read operation mode. The clock number increasing device(350) increases the number of the clocks by using the data stored at the control register(320), and transmits the increased clock signals to the data separation/integration module(330) for synchronizing the data bus of the burst memory device(310) with the system data bus. The burst memory control engine(340) generates control signals for controlling the control register(320), the data separation/integration module(330) and the burst memory device(310).
Abstract translation: 目的：提供一种存储系统控制系统和方法，用于通过增加系统时钟的数量来执行存储装置处的读/写操作，使得其可以减少存储装置的数量而不降低系统总线的带宽，并且 系统性能。 构成：该系统包括控制寄存器（320），数据分离/集成模块（330），时钟数增加装置（350）和突发存储器控制引擎（340）。 控制寄存器（320）存储控制操作所需的数据。 安装在系统总线和突发存储器设备（310）之间的数据分离/集成模块（330）从系统总线分离一个数据，增加分离的数据，并将增加的数据发送到突发存储器设备（310） 在写入操作模式的情况下。 数据分离/集成模块（330）从突发存储器设备（310）获取增加的数据，将增加的数据集成到一个数据中，并且在读操作模式的情况下将集成数据发送到系统总线。 时钟数增加装置（350）通过使用存储在控制寄存器（320）中的数据来增加时钟的数量，并且将增加的时钟信号发送到数据分离/集成模块（330），用于同步数据总线 （310）与系统数据总线连接。 突发存储器控制引擎（340）产生用于控制控制寄存器（320），数据分离/集成模块（330）和突发存储器设备（310）的控制信号。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.023 seconds)
